-
公开(公告)号：CN103825690B
公开(公告)日：2016-11-30
申请号：CN201310557550.9
申请日：2013-11-11
Applicant: 上海航天测控通信研究所
IPC: H04L1/24
Abstract: 本发明公开了一种多通道串行自适应误码测试装置，包括FPGA模块、接口电路模块、控制接口模块、输出显示模块和控制模块，该FPGA模块包括伪随机码发生模块和多通道串行自适应误码比对模块，该FPGA模块分别连接接口电路模块、控制接口电路模块和输出显示模块，该控制模块连接控制接口模块；其中，该伪随机码发生模块产生多路伪随机码通过接口电路模块发送至与其连接的外部通信链路进行测试，该多路串行自适应误码比对模块接收伪随机码信号，并对接收的数据进行伪随机码码本比对，通过输出显示模块输出比对结果。该自适应误码测试装置结构简单、易于实现，能进行多通道实时误码比对且不受FPGA内部存储资源和缓存资源限制，具有良好的可扩展性和通用性。
-
公开(公告)号：CN104579455A
公开(公告)日：2015-04-29
申请号：CN201510059282.7
申请日：2015-02-04
Applicant: 上海航天测控通信研究所
CPC classification number: H04B7/18513 , H04B1/02
Abstract: 本发明公开了一种星载数传发射机的多数据通道自主选择处理装置，包括：接口芯片、FPGA芯片及PLL电路。该装置采用一种时钟逻辑识别方法，对多个输入数据通道的伴随时钟进行识别，自主选择有效时钟和数据进行处理，合成I、Q两路数据后送入编码器或调制器。其中，接口芯片对接收到的信号进行电平转换；FPGA对输入信号进行时钟识别运算和数据选通处理，为对抗单粒子翻转效应， FPGA中的方法逻辑采用三模冗余设计。PLL电路将选通时钟信号倍频后送回FPGA用于数据格式变换。本发明使数传发射机具备自主识别数据通道和并行数据处理能力，减少了卫星指令的数量，降低了整星和数传发射机控制电路的复杂度，提升了产品可靠性。
-
公开(公告)号：CN104579455B
公开(公告)日：2018-08-14
申请号：CN201510059282.7
申请日：2015-02-04
Applicant: 上海航天测控通信研究所
Abstract: 本发明公开了一种星载数传发射机的多数据通道自主选择处理装置，包括：接口芯片、FPGA芯片及PLL电路。该装置采用一种时钟逻辑识别方法，对多个输入数据通道的伴随时钟进行识别，自主选择有效时钟和数据进行处理，合成I、Q两路数据后送入编码器或调制器。其中，接口芯片对接收到的信号进行电平转换；FPGA对输入信号进行时钟识别运算和数据选通处理，为对抗单粒子翻转效应，FPGA中的方法逻辑采用三模冗余设计。PLL电路将选通时钟信号倍频后送回FPGA用于数据格式变换。本发明使数传发射机具备自主识别数据通道和并行数据处理能力，减少了卫星指令的数量，降低了整星和数传发射机控制电路的复杂度，提升了产品可靠性。
-
公开(公告)号：CN103825690A
公开(公告)日：2014-05-28
申请号：CN201310557550.9
申请日：2013-11-11
Applicant: 上海航天测控通信研究所
IPC: H04L1/24
Abstract: 本发明公开了一种多通道串行自适应误码测试装置，包括FPGA模块、接口电路模块、控制接口模块、输出显示模块和控制模块，该FPGA模块包括伪随机码发生模块和多通道串行自适应误码比对模块，该FPGA模块分别连接接口电路模块、控制接口电路模块和输出显示模块，该控制模块连接控制接口模块；其中，该伪随机码发生模块产生多路伪随机码通过接口电路模块发送至与其连接的外部通信链路进行测试，该多路串行自适应误码比对模块接收伪随机码信号，并对接收的数据进行伪随机码码本比对，通过输出显示模块输出比对结果。该自适应误码测试装置结构简单、易于实现，能进行多通道实时误码比对且不受FPGA内部存储资源和缓存资源限制，具有良好的可扩展性和通用性。
-
-
-
Search Results
4
records
(took 0.025 seconds)
