一种测量高精度AOS链路网络数据处理延时的方法及系统

    公开(公告)号:CN114726761B

    公开(公告)日:2024-07-26

    申请号:CN202210285632.1

    申请日:2022-03-23

    Abstract: 本发明公开了一种测量高精度AOS链路网络数据处理延时的方法,包括S1:获取网络数据I P包,并在其UDP数据区插入发送时间码;S2:进行计算校验并送入至AOS链路处理器;S3:抓取AOS帧,并在AOS帧尾部插入接收时间码;S4:依次进行解扰和虚拟信道分包,分成若干路虚拟信道AOS帧,获取虚拟信道信息;S5:进行I P包提取得到相对应的I P信息;S6:进行延时计算得到延时信息;S7:根据虚拟信道信息、I P信息和延时信息形成映射表以显示和分析。采用FPGA硬件,直接抓取底层IP数据和AOS帧数据进行时间码插入,提高实时性,减小对原AOS链路的影响;采用同一个时间基准,提高测量精度;可以精确对每一个虚拟信道、每一种IP的延迟进行实时统计和计算。

    一种测量高精度AOS链路网络数据处理延时的方法及系统

    公开(公告)号:CN114726761A

    公开(公告)日:2022-07-08

    申请号:CN202210285632.1

    申请日:2022-03-23

    Abstract: 本发明公开了一种测量高精度AOS链路网络数据处理延时的方法,包括S1:获取网络数据I P包,并在其UDP数据区插入发送时间码;S2:进行计算校验并送入至AOS链路处理器;S3:抓取AOS帧,并在AOS帧尾部插入接收时间码;S4:依次进行解扰和虚拟信道分包,分成若干路虚拟信道AOS帧,获取虚拟信道信息;S5:进行I P包提取得到相对应的I P信息;S6:进行延时计算得到延时信息;S7:根据虚拟信道信息、I P信息和延时信息形成映射表以显示和分析。采用FPGA硬件,直接抓取底层IP数据和AOS帧数据进行时间码插入,提高实时性,减小对原AOS链路的影响;采用同一个时间基准,提高测量精度;可以精确对每一个虚拟信道、每一种IP的延迟进行实时统计和计算。

Patent Agency Ranking