一种宇航用模拟量遥测采集系统及其控制方法

    公开(公告)号:CN119882524A

    公开(公告)日:2025-04-25

    申请号:CN202411850756.5

    申请日:2024-12-16

    Abstract: 本发明公开了一种宇航用模拟量遥测采集系统及其控制方法。该系统包括:下位机模块、母板、N个子模块,下位机模块包括M个运放跟随电路、ADC采样芯片电路、ADC供电电路、ADC采样芯片选通电路、控制器电路;母板包括SPI内总线电路和连接不同模块之间的信号线,所述N个子模块包括SPI内总线的从接口、模拟量遥测采集电路;所述下位机模块与N个子模块通过母板组装集成,下位机模块与N个子模块通过SPI内总线完成模拟量遥测数据的传输。本发明减少接插件节点数,提高接插件的可靠性;适应当前快节奏的航天发射任务;能够快速采集大量模拟量;避免了模拟量传输距离较远,带来的地线压差,造成下位机模块采集到的模拟量存在偏差。

    一种1553B接口芯片代替数据存储器的卫星电源下位机系统

    公开(公告)号:CN112925641B

    公开(公告)日:2023-02-03

    申请号:CN202110194519.8

    申请日:2021-02-20

    Abstract: 一种1553B接口芯片代替数据存储器的卫星电源下位机系统,包括CPU最小系统模块、通信模块、遥测采集模块和指令执行模块;CPU最小系统模块包括CPU及外围电路,CPU用于执行存储的程序,并将产生的数据发送给通信模块,同时从通信模块中读取需要的数据;通信模块包括1553B接口芯片及外围电路,1553B接口芯片完成与综合电子分系统的1553B通信,同时存储CPU最小系统模块发送的数据;遥测采集模块采集各类遥测量,并将其转换为数字量;指令执行模块通过锁存器对电源控制器控制机构进行电平指令控制,通过译码器和OC指令芯片对电源控制器控制机构进行OC指令控制。本发明去除数据存储器,使用1553B接口芯片的内存空间进行数据缓存的存取;避免资源浪费,节约成本,提高可靠性。

    一种基于隔离输出叠加架构的充电系统及方法

    公开(公告)号:CN112290642A

    公开(公告)日:2021-01-29

    申请号:CN202011269997.2

    申请日:2020-11-13

    Abstract: 本发明公开了一种基于隔离输出叠加架构的充电系统及方法。所述充电系统包括:N组蓄电池模块和N组高压充电模块,N为大于等于2的正整数;N组所述蓄电池模块串联连接,相邻两组所述蓄电池模块之间设置有一个串联开关;每组所述蓄电池模块均与一组所述高压充电模块的一端电连接,每组所述高压充电模块的另一端与母线端电连接。本发明可以实现输出电压叠加扩展,可实现N组叠加,电池可升至千伏量级,且充电架构采用桥式隔离拓扑,实现母线端与电池端的有效隔离,输出采用串联叠加方式实现高压输出,实现由低压到高压的变换,单个模块可实现低压到高电压的转换,满足一组电池组的使用需求。

    一种卫星嵌入式软件在轨重注方法

    公开(公告)号:CN113900653B

    公开(公告)日:2024-12-24

    申请号:CN202110988412.0

    申请日:2021-08-26

    Abstract: 一种适用于BM3803处理器的卫星嵌入式软件在轨重注方法,卫星在工作过程中,因对功能纠错或修改部分功能,为实现嵌入式软件的更改,需进行整体软件的重注;本发明对整体程序或部分子程序进行在轨重注。该方法包括下列步骤:将待注入软件从地面经测控通道发送至星务计算机,再由数管分系统通过通讯总线按照通信协议转发给分系统单机软件中。本发明可以消除可能的空间软件系统故障,实现对软件功能的在轨修改与扩充,延长卫星的使用寿命、提高软件的灵活性、可扩展性和可靠性。

    一种基于XILINX FPGA的软件在线升级和重构方法

    公开(公告)号:CN114968300A

    公开(公告)日:2022-08-30

    申请号:CN202210479638.2

    申请日:2022-05-05

    Abstract: 本发明提供一种基于XILINX FPGA的软件在线升级和重构方法,包括如下步骤:步骤S1、将正常功能的代码数据存储至第一地址区域,软件升级辅助系统的代码数据存储至第二地址区域;步骤S2、FPGA加载第二地址区域存储的代码数据,使FPGA运行软件升级辅助系统;步骤S3、将需要在线升级的代码数据经综合布线工具处理,生成若干带有第一CRC校验码的数据包;步骤S4、软件升级辅助系统根据指令,将步骤S3中生成的所有带有第一CRC校验码的数据包依次写入数据存储设备的第一地址区域,形成第一配置数据;步骤S5、FPGA读取第一地址区域中更新后的第一配置数据,完成FPGA的在线升级和数据重构。本发明具有系统可维护性高、节省成本、系统无需断电重启即可完成软件升级等优势。

    一种1553B接口芯片代替数据存储器的卫星电源下位机系统

    公开(公告)号:CN112925641A

    公开(公告)日:2021-06-08

    申请号:CN202110194519.8

    申请日:2021-02-20

    Abstract: 一种1553B接口芯片代替数据存储器的卫星电源下位机系统,包括CPU最小系统模块、通信模块、遥测采集模块和指令执行模块;CPU最小系统模块包括CPU及外围电路,CPU用于执行存储的程序,并将产生的数据发送给通信模块,同时从通信模块中读取需要的数据;通信模块包括1553B接口芯片及外围电路,1553B接口芯片完成与综合电子分系统的1553B通信,同时存储CPU最小系统模块发送的数据;遥测采集模块采集各类遥测量,并将其转换为数字量;指令执行模块通过锁存器对电源控制器控制机构进行电平指令控制,通过译码器和OC指令芯片对电源控制器控制机构进行OC指令控制。本发明去除数据存储器,使用1553B接口芯片的内存空间进行数据缓存的存取;避免资源浪费,节约成本,提高可靠性。

    太阳电池阵峰值功率输出点的跟踪控制方法

    公开(公告)号:CN107817867B

    公开(公告)日:2020-10-23

    申请号:CN201710905762.X

    申请日:2017-09-29

    Abstract: 本发明提供太阳电池阵峰值功率输出点的跟踪控制方法(MPPT),包括:MPPT程序开机运行,对太阳电池阵功率母线的输出电压进行扰动,降低太阳电池阵的输出电压,观测其输出功率是否增加,若输出功率增加则继续电压扰动;若输出功率减少则对太阳电池阵功率母线的输出电流进行扰动,降低太阳电池阵的输出电流,观测其输出功率是否增加,若输出功率增加则继续电流扰动,否则进行电压扰动,直到逼近太阳电池阵的峰值功率点。本发明提供的太阳电池阵峰值功率输出点的跟踪控制方法,是通过在飞行器能源下位机软件中植入专门的MPPT控制程序模块对太阳电池阵进行MPPT控制,可在不增加硬件成本的情况,较为可观地提高太阳电池的利用率。

    一种用于主备份嵌入式系统的自动切换电路

    公开(公告)号:CN110837438A

    公开(公告)日:2020-02-25

    申请号:CN201910896600.3

    申请日:2019-09-23

    Abstract: 本发明提供的一种用于主备份嵌入式系统的自动切换电路,包括复位计数电路、单稳态触发电路、电流放大电路;本发明在主备份冗余的嵌入式系统主份CPU电路异常时,主份CPU看门狗电路周期性输出复位信号RSTZ,复位计数电路拾取RSTZ信号上升沿并对其进行计数,当计数次数达到预定设计值时,单稳态触发电路拾取复位计数电路的输出信号上升沿,并形成固定脉宽的高电平单稳态信号输出,该信号在经过电流放大驱动电路后,可直接驱动切换继电器线圈电阻,实现主备份冗余嵌入式系统的自动主备份切换功能,提高主备份冗余嵌入式系统工作的可靠性。

    一种宇航用上电防误指令控制电路

    公开(公告)号:CN116318102A

    公开(公告)日:2023-06-23

    申请号:CN202310267094.8

    申请日:2023-03-16

    Abstract: 本发明提供一种宇航用上电防误指令控制电路,其包含:C‑R延迟电路,其输出端连接有施密特触发反相器电路,用于输出上电延迟信号;所述施密特触发反相器电路包含至少两个电连接的施密特触发反相器芯片单元,用于形成阶跃信号;微控制器电路,其内包含的微控制器单元的I/O输出端连接有或门电路,输出控制信号;所述或门电路,其第一端与所述微控制器电路连接,第二端与所述施密特触发反相器电路连接,进行或运算后输出结果信号;指令输出电路,其内包含的指令输出芯片单元的输入端与所述或门电路的输出端连接,用于接收所述结果信号,根据结果信号允许或禁止所述指令输出电路输出指令信号。其具有控制准确性高,提高了指令发送的可靠性。

    适用于80C32微处理器的卫星软件烧录系统及方法

    公开(公告)号:CN115495102A

    公开(公告)日:2022-12-20

    申请号:CN202211059082.8

    申请日:2022-08-31

    Abstract: 本发明涉及一种适用于80C32微处理器的卫星软件烧录系统,包括CPU及外围电路、数据存储器、应用程序存储器、引导程序存储器、逻辑门电路;CPU及外围电路:包括CPU、晶振、看门狗电路;所述CPU为80C32微处理器,用于执行存储的程序;所述晶振用于给CPU提供时钟源;所述看门狗电路用于监控CPU所处的状态;数据存储器:用于存储CPU在应用程序执行过程中产生并需要使用的数据,存储CPU在引导程序执行过程中存放的程序段;应用程序存储器:用于存储应用程序;在引导程序使能时接受引导程序注入的程序段。本发明节约了单机开盖和合盖的时间成本与人力成本,方便了程序代码的更改与优化。

Patent Agency Ranking