-
公开(公告)号：CN117353029A
公开(公告)日：2024-01-05
申请号：CN202311409263.3
申请日：2023-10-27
Applicant: 上海无线电设备研究所
Abstract: 一种数字相控阵天线波束控制方法，进行接收相位校准和发射相位校准，得到法线方向的相位差值，进行指向角相位矫正计算，将法线的相位差值扩展到全空域指向的相位差值，将相位差值补偿到原波形当中进行波束合成。本发明提高了数字相控阵天线的发射功率，增加了数字相控阵天线的增益，并可实现波束指向功能。
-
公开(公告)号：CN115332800A
公开(公告)日：2022-11-11
申请号：CN202210878406.4
申请日：2022-07-25
Applicant: 上海无线电设备研究所
Abstract: 本发明提供一种多子阵圆极化相控阵天线端机接收配相配幅方法，其通过将相控阵天线端机上的阵面划分成多个子阵区域；将子阵区域设定为接收模式，接收射频信号；将子阵区域接收到的射频信号转换为数字信号；对数字信号进行子阵平均相位差和/或子阵功率比例因子的计算；判断计算出的子阵平均相位差和/或子阵功率比例因子是否满足迭代条件；若满足迭代条件，则存储并上传子阵平均相位差和/或子阵功率比例因子，完成该子阵区域的配相配幅；重复上述步骤，完成相控阵天线端机上所有子阵区域的配相配幅。本发明具有配相配幅精度准确、配相配幅效率高、操作简便等优势。
-
公开(公告)号：CN114205009A
公开(公告)日：2022-03-18
申请号：CN202111504443.0
申请日：2021-12-10
Applicant: 上海无线电设备研究所
IPC: H04B17/21
Abstract: 本发明提供一种基于FPGA数字相控阵天线接收通道自动化配相系统，其包含：计算机，用于发送配相指令和接收配相结果；阵面天线模块，其上阵列设置有多个阵面单元，用于生成射频信号；电路板模块，其上安装有FPGA芯片，且分别与计算机和阵面天线模块通信连接；信号源，用于发送信号，其输入端与计算机通信连接，输出端连接有喇叭天线；所述计算机模块发送配相指令，信号源通过喇叭天线向阵面单元发送信号，所述安装有FPGA芯片的电路板接收配相指令，控制每个阵面单元完成射频信号的配相。本发明具有配相精确、配相效率高、简化人工操作等优势。
-
公开(公告)号：CN109412921B
公开(公告)日：2021-01-19
申请号：CN201811333239.5
申请日：2018-11-09
Applicant: 上海无线电设备研究所
Abstract: 本发明的一种多簇星型网络节点的入网退网设计方法中，主节点周期性广播入网消息，侦听到的单机状态的节点成为预备从机并与主节点粗同步后，在勤务时隙向主节点请求分配编号接入网络；获得编号的预备从机，判断与主节点的距离未超过距离门限的，则等待进入精同步时隙；在精同步时隙再次确认主从节点的距离在距离门限内时，成功加入网络成为从节点，并在每个指令周期的精同步时隙发送精同步请求信息，实现与主节点精校时功能，并保持与主节点网络时间的同步；精同步时隙测量主从节点的距离不在距离门限内后，脱离当前网络，设置“禁止使用信道”并继续侦听。本发明拓扑适应性好、网络重组能力强，同时提高了多簇星型网络节点的组网性能。
-
公开(公告)号：CN111478721A
公开(公告)日：2020-07-31
申请号：CN202010265369.0
申请日：2020-04-07
Applicant: 上海无线电设备研究所
IPC: H04B1/7156
Abstract: 本发明提供一种基于变码速率的扩频同步捕获方法，包含步骤：S1、发送端组帧扩频码序列；S2、映射扩频码序列成两路正交的调制信号并发送；S3、接收端接收并分别缓存两路调制信号；S4、L倍抽取当前采样时刻接收的调制信号，将抽取的调制信号与接收端预存的捕获码元序列进行相关，生成对应的相关信号，分级累加相关信号生成对应的累加信号；S5、将两路累加信号相加，生成对当前采样时刻的累加求和信号并缓存，若接收的调制信号码元长度未达到设定的阈值，进入下一采样时刻，更新接收的调制信号，进入S4；否则进入S6；S6、为累加求和信号的各个峰值生成对应的门限值，根据门限值判断是否成功捕获扩频码序列。
-
Patent Agency Ranking
公开(公告)号：CN110471674A
公开(公告)日：2019-11-19
申请号：CN201910772785.7
申请日：2019-08-21
Applicant: 上海无线电设备研究所
Abstract: 本发明涉及一种基于C6455芯片的嵌入式DSP程序的远程升级方法，包含：S1、对Flash芯片的存储区域进行分区，形成：存储升级成功标志位的第1区、存储DSP运行程序的第2区、存储DSP升级程序的第3区；S2、标志位为0xFF，运行第2区的DSP运行程序，继续S3；标志位为0xA5，运行第3区的DSP升级程序，继续S4；S3、在DSP接收到升级指令时，通过DSP网口接收升级程序，存储至第3区和第2区；S4、将第3区的升级程序存储至第2区，在DSP接收到升级指令时，通过DSP网口接收升级程序，并存储至第2区。本发明在大型航天通信设备的软件升级过程中，实现DSP程序的在线远程更新，确保烧写过程更加安全可靠。
-
公开(公告)号：CN109412921A
公开(公告)日：2019-03-01
申请号：CN201811333239.5
申请日：2018-11-09
Applicant: 上海无线电设备研究所
Abstract: 本发明的一种多簇星型网络节点的入网退网设计方法中，主节点周期性广播入网消息，侦听到的单机状态的节点成为预备从机并与主节点粗同步后，在勤务时隙向主节点请求分配编号接入网络；获得编号的预备从机，判断与主节点的距离未超过距离门限的，则等待进入精同步时隙；在精同步时隙再次确认主从节点的距离在距离门限内时，成功加入网络成为从节点，并在每个指令周期的精同步时隙发送精同步请求信息，实现与主节点精校时功能，并保持与主节点网络时间的同步；精同步时隙测量主从节点的距离不在距离门限内后，脱离当前网络，设置“禁止使用信道”并继续侦听。本发明拓扑适应性好、网络重组能力强，同时提高了多簇星型网络节点的组网性能。
-
公开(公告)号：CN110690911B
公开(公告)日：2021-07-20
申请号：CN201910968277.6
申请日：2019-10-12
Applicant: 上海无线电设备研究所
Abstract: 本发明公开了一种有效应对脉冲式干扰的自适应门限方法，将输入信号数据做加权运算并与门限计算初值做差，得到第一增量值；将第一增量值做加权运算得到的第二增值量与门限计算初值求和，得到叠加增量后的门限初值并将其更新原先门限计算初值；将第一增量值做加权运算后的第三增量值；将输入信号数据延迟得到第二匹配信号；获得干扰尖峰值并将其做加权运算得到加权尖峰值；当若检测到脉冲干扰，当前的门限值等于更新后的门限计算初值同时加上第三增量与加权尖峰值之和；根据输入信号的更新输入，使得门限值自适应地跟踪修正。本发明使系统保持适当的检测概率和虚警概率，有效提高门限的抗脉冲干扰性能，保证无干扰情况下不会损失检测灵敏度。
-
公开(公告)号：CN110531383A
公开(公告)日：2019-12-03
申请号：CN201910954175.9
申请日：2019-10-09
Applicant: 上海无线电设备研究所
IPC: G01S19/20
Abstract: 本发明公开了一种卫星导航定位中异常卫星剔除方法，本在开始定位迭代之前，利用解算信息结合现实应用场景进行多次剔除，只需要极低的计算量就能将异常卫星与异常测量值对最终定位结果的影响降低到可以接收的范围；本发明在定位迭代过程中，充分利用卫星分布与伪距残差信息，寻求定位精度与准确度的平衡，该方法计算量低，逻辑复杂度低，结果稳定可靠。
-
公开(公告)号：CN107621943A
公开(公告)日：2018-01-23
申请号：CN201710712113.8
申请日：2017-08-18
Applicant: 上海无线电设备研究所
Abstract: 本发明公开了一种FPGA动态批量烧写系统，其包含：上位机，用于进行指令和烧写数据的广播；若干烧写模块，分别通过485总线连接上位机；其中，每个烧写模块分别包含：485芯片，通过所述的485总线连接上位机；FPGA，连接所述的485芯片，该FPGA具有内部加载逻辑；Flash芯片，连接所述的FPGA，该Flash芯片中烧写初始MCS架构；该初始MCS架构包含协议区和代码区，协议区中包含用于决定加载时启用备份区还是更新区的关键字，代码区包含烧写有保留代码的备份区、用于烧写新代码的更新区以及用于烧写新代码的CRC的CRC校验区。其优点是：实现动态烧写和批量更新下载，大大提高了系统调试和软件更新的效率。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.032 seconds)
