-
公开(公告)号:CN114114191A
公开(公告)日:2022-03-01
申请号:CN202111418595.9
申请日:2021-11-25
Applicant: 上海无线电设备研究所
IPC: G01S7/41
Abstract: 本发明提供了一种基于FPGA+DSP架构的双波段回波信号预处理方法,采用FPGA+DSP的硬件架构实现双波段信号预处理方法,实现分布式软件架构,解决双波端制导系统的实时性、高效性等问题;通过两种不同采样频率及采样带宽的ADC芯片,达到对两个波段的回波信号进行不混叠的并行采样;在FPGA中对两波段信号并行信号预处理,分别实现两波段的分布式并行处理,在DSP中实现两波段的并行控制与后续信号数据处理、双波段的数据融合处理,形成制导控制指令;基于FPGA+DSP的互联架构,将数据的传输划分为两大类型,一类基于Emif总线低速接口,用于传输指令信息/状态信息等;另一类基于SRIO总线高速接口,用于传输基带数据等大量、高速率数据。
-
公开(公告)号:CN114114191B
公开(公告)日:2024-04-23
申请号:CN202111418595.9
申请日:2021-11-25
Applicant: 上海无线电设备研究所
IPC: G01S7/41
Abstract: 本发明提供了一种基于FPGA+DSP架构的双波段回波信号预处理方法,采用FPGA+DSP的硬件架构实现双波段信号预处理方法,实现分布式软件架构,解决双波端制导系统的实时性、高效性等问题;通过两种不同采样频率及采样带宽的ADC芯片,达到对两个波段的回波信号进行不混叠的并行采样;在FPGA中对两波段信号并行信号预处理,分别实现两波段的分布式并行处理,在DSP中实现两波段的并行控制与后续信号数据处理、双波段的数据融合处理,形成制导控制指令;基于FPGA+DSP的互联架构,将数据的传输划分为两大类型,一类基于Emif总线低速接口,用于传输指令信息/状态信息等;另一类基于SRIO总线高速接口,用于传输基带数据等大量、高速率数据。
-