-
公开(公告)号：CN108107409A
公开(公告)日：2018-06-01
申请号：CN201711217470.3
申请日：2017-11-28
Applicant: 上海无线电设备研究所
Abstract: 一种MIMO雷达导引头的中频信号源及其信号产生方法，FPGA控制电路，用于产生时序控制信号和噪声参数，并控制DDS组电路产生正交宽带中频噪声信号，DDS组电路电性连接FPGA控制电路，用于在FPGA控制电路的控制下产生正交宽带中频噪声信号，时钟分配电路电性连接FPGA控制电路和DDS组电路，用于在FPGA控制电路的控制下产生同步时钟信号发送给DDS组电路，存储电路电性连接FPGA控制电路，用于存储FPGA控制电路产生的大量噪声参数。本发明充分利用了FPGA芯片编程灵活和专用DDS芯片频率精度高的特点，所产生的MIMO雷达中频正交信号频率分辨率为0.8149Hz，中频带宽最高可达1350MHz，比采用FPGA和高速DA结构的方式高出一个数量级。
-
公开(公告)号：CN116643243A
公开(公告)日：2023-08-25
申请号：CN202310624924.8
申请日：2023-05-30
Applicant: 上海无线电设备研究所
Abstract: 一种杂波抑制方法，利用高重频步进频信号的本振跳频特性，通过设定满足条件的接收机带宽以及本振跳频间隔，结合接收机选通滤波器对目标回波距离范围外的杂波实现了有效抑制，无需额外硬件以及运算处理，实现便捷，有利于后续信号处理需求，提高杂波下能见度水平，增强目标检测能力，有较好的工程应用价值。
-
公开(公告)号：CN107992322B
公开(公告)日：2021-06-04
申请号：CN201711262686.1
申请日：2017-12-04
Applicant: 上海无线电设备研究所
Abstract: 一种雷达信号处理机DSP代码自更新方法，将FLASH芯片分为加载区，工作区，更新区和数据区，加载区存储二次加载代码，工作区存储正常工作代码，更新区存储更新代码，数据区存储同批次不同产品之间的差异性参数，当雷达信号处理机进行代码更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新代码，用该更新代码来更新工作区的代码，当雷达信号处理机进行参数更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新参数，用该更新参数更新数据区的参数。本发明不需额外增加硬件开销和更改电路设计，可利用现有的通信总线和FLASH芯片空间分区来可靠有效地完成DSP代码和参数的更新。
-
公开(公告)号：CN106528203A
公开(公告)日：2017-03-22
申请号：CN201610883342.1
申请日：2016-10-10
Applicant: 上海无线电设备研究所
IPC: G06F9/445
Abstract: 本发明涉及一种多片DSP芯片的自动化程序烧写方法，通过串行总线实现上位机与具有多片DSP芯片的处理机之间的数据通信；包含：S1、上位机向处理机发送开始烧写DSP芯片程序的指令，并通过串行总线将需要烧写的数据文件传输至处理机；S2、上位机通过处理机内的FPGA单元对主DSP芯片进行自动程序烧写，并对烧写的中间状态进行监控；S3、上位机通过处理机内的FPGA单元和主DSP芯片对次DSP芯片进行自动程序烧写，并对烧写的中间状态进行监控；S4、重复执行S3，直至完成所有次DSP芯片的自动程序烧写。本发明能实现批量DSP芯片的自动化程序烧写，并且对整个烧写过程进行实时监控以确保准确性。
-
公开(公告)号：CN106528203B
公开(公告)日：2019-10-18
申请号：CN201610883342.1
申请日：2016-10-10
Applicant: 上海无线电设备研究所
Abstract: 本发明涉及一种多片DSP芯片的自动化程序烧写方法，通过串行总线实现上位机与具有多片DSP芯片的处理机之间的数据通信；包含：S1、上位机向处理机发送开始烧写DSP芯片程序的指令，并通过串行总线将需要烧写的数据文件传输至处理机；S2、上位机通过处理机内的FPGA单元对主DSP芯片进行自动程序烧写，并对烧写的中间状态进行监控；S3、上位机通过处理机内的FPGA单元和主DSP芯片对次DSP芯片进行自动程序烧写，并对烧写的中间状态进行监控；S4、重复执行S3，直至完成所有次DSP芯片的自动程序烧写。本发明能实现批量DSP芯片的自动化程序烧写，并且对整个烧写过程进行实时监控以确保准确性。
-
Patent Agency Ranking
公开(公告)号：CN109614112A
公开(公告)日：2019-04-12
申请号：CN201811269057.6
申请日：2018-10-29
Applicant: 上海无线电设备研究所
Abstract: 一种雷达信号处理机及其程序烧写和加载方法，核心FPGA模块加载FLASH程序存储器中的“烧写和加载程序”并运行，核心FPGA模块进入程序烧写流程，接收上位机发送的不同模块对应的“正式程序”的数据帧，并将数据帧中的数据烧写至FLASH程序存储器中对应的空间，核心FPGA模块进入程序加载流程，将FLASH程序存储器中存放的不同模块对应的“正式程序”分别加载至第二FPGA模块、第一DSP模块、第二DSP模块和核心FPGA模块。本发明利用现有的数据通信总线，各FPGA模块和DSP模块通过划分存储空间的方法共用一个FLASH程序存储器，采用程序回滚机制和多种“烧写和加载程序”保护机制实现FPGA和DSP可靠烧写和加载。
-
公开(公告)号：CN105354592A
公开(公告)日：2016-02-24
申请号：CN201510690528.0
申请日：2015-10-22
Applicant: 上海无线电设备研究所
IPC: G06K9/62
CPC classification number: G06K9/626 , G06K9/6267
Abstract: 本发明涉及一种最优时频分布设计与目标识别方法，包含设计过程和识别过程；设计过程包含：SA1、计算训练集信号的模糊函数及模糊函数均值；SA2、选择二维径向高斯核函数为最佳核函数；SA3、迭代搜索计算最佳核函数；SA4、对训练集信号进行最佳核函数下的时频变换，提取特征值；SA5、设计训练集信号的分类器，对特征值进行分类；识别过程包含：SB1、对测试集信号进行最佳核函数下的时频变换，提取特征值；SB2、根据设计过程中得到的训练集信号的分类器，对测试集信号进行目标分类与识别。本发明将特征提取算法与分类器设计两个孤立的环节，通过最佳核函数的寻优过程实现结合，使特征提取算法获取的特征值有利于分类器设计，有效提高目标识别系统的准确度。
-
公开(公告)号：CN109614112B
公开(公告)日：2022-03-25
申请号：CN201811269057.6
申请日：2018-10-29
Applicant: 上海无线电设备研究所
Abstract: 一种雷达信号处理机及其程序烧写和加载方法，核心FPGA模块加载FLASH程序存储器中的“烧写和加载程序”并运行，核心FPGA模块进入程序烧写流程，接收上位机发送的不同模块对应的“正式程序”的数据帧，并将数据帧中的数据烧写至FLASH程序存储器中对应的空间，核心FPGA模块进入程序加载流程，将FLASH程序存储器中存放的不同模块对应的“正式程序”分别加载至第二FPGA模块、第一DSP模块、第二DSP模块和核心FPGA模块。本发明利用现有的数据通信总线，各FPGA模块和DSP模块通过划分存储空间的方法共用一个FLASH程序存储器，采用程序回滚机制和多种“烧写和加载程序”保护机制实现FPGA和DSP可靠烧写和加载。
-
公开(公告)号：CN109613500A
公开(公告)日：2019-04-12
申请号：CN201811268273.9
申请日：2018-10-29
Applicant: 上海无线电设备研究所
IPC: G01S7/40
Abstract: 本发明涉及一种基于CompactRIO的雷达信号处理机自动测试方法，包含：S1、上位机发送测试指令触发测试程序，控制供电模块对CompactRIO模块和雷达信号处理机进行供电；S2、上位机向CompactRIO模块发送测试程序的运行指令，CompactRIO模块接收运行指令后输出状态预定信号，经由适配器传输至雷达信号处理机进行自动测试；S3、雷达信号处理机将测试结果反馈至CompactRIO模块，并经由通信总线传输至上位机。本发明通过CompactRIO模块产生各种状态预定信号和串行通信信号，对雷达信号处理机进行状态预定，并完成自动测试，大幅提高雷达信号处理机的测试可靠性和实时性。
-
公开(公告)号：CN107992322A
公开(公告)日：2018-05-04
申请号：CN201711262686.1
申请日：2017-12-04
Applicant: 上海无线电设备研究所
Abstract: 一种雷达信号处理机DSP代码自更新方法，将FLASH芯片分为加载区，工作区，更新区和数据区，加载区存储二次加载代码，工作区存储正常工作代码，更新区存储更新代码，数据区存储同批次不同产品之间的差异性参数，当雷达信号处理机进行代码更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新代码，用该更新代码来更新工作区的代码，当雷达信号处理机进行参数更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新参数，用该更新参数更新数据区的参数。本发明不需额外增加硬件开销和更改电路设计，可利用现有的通信总线和FLASH芯片空间分区来可靠有效地完成DSP代码和参数的更新。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.032 seconds)
