基于ARM的背板总线电路装置
    1.
    发明公开

    公开(公告)号:CN118295951A

    公开(公告)日:2024-07-05

    申请号:CN202310011991.2

    申请日:2023-01-05

    Abstract: 本发明提供了一种基于ARM的背板总线电路装置,包括:CPU单元、PCIE SWITCH单元、SPI总线单元、MLVDS接口单元;CPU单元与高速背板模块通过PCIE SWITCH单元实现数据交互;CPU单元与低速背板模块通过SPI总线单元实现数据交互;PCIE SWITCH单元、SPI总线单元通过MLVDS接口单元分别连接高速背板模块、低速背板模块。本发明采用电路分层结构,高速背板模块采用PCIE通讯技术,低速背板模块采用SPI通讯技术,解决背板中线数据传输量和时延等问题。本发明通过提高系统冗余性,解决背板模块大数据量、时延低的要求。

    基于EtherCAT总线高速IO模块
    2.
    发明公开

    公开(公告)号:CN118295284A

    公开(公告)日:2024-07-05

    申请号:CN202310011978.7

    申请日:2023-01-05

    Abstract: 本发明提供了一种基于EtherCAT总线高速IO模块,包括:通讯单元(1)、CPU单元(2)、输入单元(3)、接口单元(4)、输出单元(5);通讯单元(1)集成EtherCAT,CPU单元(2)通过通讯单元(1)经EtherCAT网络实现与远端主控制器过程数据的交互;CPU单元(2)通过所述输入单元(3)进行输入信号的输入;CPU单元(2)通过所述输出单元(5)进行输出信号的输出;所述接口单元(4)为输入信号、输出信号提供物理连接器。本发明能够与远端控制器连接,有效的扩展多路高速IO;本发明能够进行实时过程控制和高速数据采集,简单可靠;本发明简化了系统现场布线,提升了项目实施和维护的便利性。

    基于PLC系统的超级电容充电管理电路

    公开(公告)号:CN118868282A

    公开(公告)日:2024-10-29

    申请号:CN202310848724.0

    申请日:2023-07-11

    Abstract: 本发明提供了一种基于PLC系统的超级电容充电管理电路,包括:供电电源、防倒灌保护电路、输出电源、充放电控制电路、超级电容组;所述供电电源与防倒灌保护电路、充放电控制电路相连,所述输出电源与充放电控制电路、超级电容组相连。本发明通过一种基于PLC系统的超级电容充电管理电路,在供电断电情况下,系统仍能够提供保持一段时间处理重要数据储存备份的电量,满足复杂工业加工设备要求,可以有效储存控制状态及位置等数据信息,提升了系统安全性和可靠性。

    多主站总线系统协同交互数据存储方法及系统

    公开(公告)号:CN117453579A

    公开(公告)日:2024-01-26

    申请号:CN202210848485.4

    申请日:2022-07-19

    Abstract: 本发明提供了一种多主站总线系统协同交互数据存储方法及系统,包括:主控单元在内存单元中进行划分,得到与主站相应的数据池空间;主控单元依次访问主站,并从主站获取交互数据存储到主站相应的数据池空间中,分析单元对数据池空间中的所述交互数据处理完毕后清空已分析的交互数据。本发明以一个主控单元作为核心单元,扩展多路主站模块,在实现多主站相互交互数据的同时,降低了数据存储丢包率并减小了整个系统的负荷压力及成本。

    基于FPGA的PLC系统数据通信握手与缓存方法及系统

    公开(公告)号:CN118945000A

    公开(公告)日:2024-11-12

    申请号:CN202410936562.0

    申请日:2024-07-12

    Abstract: 本发明提供了一种基于FPGA的PLC系统数据通信握手与缓存方法及系统,包括:步骤S1:主设备基于FPGA中的通信握手模块向FPGA发送指令数据;步骤S2:FPGA中的通信握手模块通过读写命令控制FPGA中的数据缓存同步模块缓存读写数据;步骤S2:通过FPGA中的发送接收数据控制模块与从设备进行数据传输。本发明设计了一种握手机制与缓存方式,在FPGA与主设备和从设备通信方式、通信速率不同的情况下,仍然可以通过握手机制完成数据的读写,设计数据缓存同步模块,使得数据在三者之间仍然可以保证传输速度和传输数据的正确性。

Patent Agency Ranking