公开(公告)号：CN110135565B

公开(公告)日：2023-03-24

申请号：CN201910416804.2

申请日：2019-05-20

Applicant: 上海大学

Inventor： 邓巍 ,  曹姗 ,  鲍真逸 ,  王浩 ,  徐树公 ,  张舜卿

IPC: G06F30/33 ,  G06N3/0464 ,  G06N3/063

Abstract: 一种针对神经网络在集成电路上实现时的性能评估系统，包括：输入配置模块和功能函数模块，通过配置待测神经网络的参数，通过输入配置模块进行数据流组织方式解析以及硬件框架参数配置，再通过功能函数模块对延时、资源使用、不同存储器访问次数进行评估。本发明针对于神经网络的拓扑结构以及具体网络参数，通过硬件可调参数的配置，在多种数据流组织方式下，完成对该神经网络硬件实现性能的评估，包括各个层级的延时，硬件资源的使用，不同等级存储器的访问情况等。

公开(公告)号：CN112396072A

公开(公告)日：2021-02-23

申请号：CN201910748316.1

申请日：2019-08-14

Applicant: 上海大学

Inventor： 鲍真逸 ,  曹姗 ,  邓巍 ,  惠兰清 ,  徐树公 ,  张舜卿

IPC: G06K9/62 ,  G06N3/04 ,  G06N3/08

Abstract: 一种基于ASIC与VGG16的图像分类加速方法及装置，通过将待实现的卷积神经网络配置为相应的ASIC控制指令，然后通过读取预先存储在外部存储中的检测图片与网络权重，通过ASIC并行实现VGG16图像分类神经网络的运算并得到图像分类结果。本发明通过将检测图片与网络权重预先存储在外部存储中，加速模块读取外部存储的数据，以专用集成电路芯片或高性能现场可编程逻辑阵列为平台，利用专用集成电路芯片或高性能现场可编程逻辑阵列高效率的运算能力，对深度学习网络VGG16图像分类网络进行加速，从而实现小体积、低功耗的图像分类加速模块。

公开(公告)号：CN112396072B

公开(公告)日：2022-11-25

申请号：CN201910748316.1

申请日：2019-08-14

Applicant: 上海大学

Inventor： 鲍真逸 ,  曹姗 ,  邓巍 ,  惠兰清 ,  徐树公 ,  张舜卿

IPC: G06V10/764 ,  G06V10/82 ,  G06N3/04 ,  G06N3/08

Abstract: 一种基于ASIC与VGG16的图像分类加速方法及装置，通过将待实现的卷积神经网络配置为相应的ASIC控制指令，然后通过读取预先存储在外部存储中的检测图片与网络权重，通过ASIC并行实现VGG16图像分类神经网络的运算并得到图像分类结果。本发明通过将检测图片与网络权重预先存储在外部存储中，加速模块读取外部存储的数据，以专用集成电路芯片或高性能现场可编程逻辑阵列为平台，利用专用集成电路芯片或高性能现场可编程逻辑阵列高效率的运算能力，对深度学习网络VGG16图像分类网络进行加速，从而实现小体积、低功耗的图像分类加速模块。

公开(公告)号：CN110135565A

公开(公告)日：2019-08-16

申请号：CN201910416804.2

申请日：2019-05-20

Applicant: 上海大学

Inventor： 邓巍 ,  曹姗 ,  鲍真逸 ,  王浩 ,  徐树公 ,  张舜卿

IPC: G06N3/04 ,  G06N3/063

Abstract: 一种针对神经网络在集成电路上实现时的性能评估系统，包括：输入配置模块和功能函数模块，通过配置待测神经网络的参数，通过输入配置模块进行数据流组织方式解析以及硬件框架参数配置，再通过功能函数模块对延时、资源使用、不同存储器访问次数进行评估。本发明针对于神经网络的拓扑结构以及具体网络参数，通过硬件可调参数的配置，在多种数据流组织方式下，完成对该神经网络硬件实现性能的评估，包括各个层级的延时，硬件资源的使用，不同等级存储器的访问情况等。