-
公开(公告)号：CN118170709A
公开(公告)日：2024-06-11
申请号：CN202410377317.0
申请日：2024-03-29
Applicant: 上海大学
IPC: G06F15/167 , G06F13/16
Abstract: 本发明提供一种实现中央处理器与加速器集群直接共享的存储电路，包括串接的第1电路、第2电路和第3电路；第1电路包括依序串接的中央处理器‑外部请求仲裁模块、内存库请求片选模块和中央处理器‑加速器请求仲裁模块，及与中央处理器‑加速器请求仲裁模块连接的加速器请求交叉开关模块；第2电路为多内存库存储器模块；第3电路包括依序串接的中央处理器‑加速器响应仲裁模块、内存库响应片选模块和中央处理器‑外部响应仲裁模块，及与中央处理器‑加速器响应仲裁模块连接的加速器响应交叉开关模块；本发明基于多内存库、单端口存储、固定优先级仲裁、蝴蝶拓扑交叉开关互联和信号多路复用，降低CPU、加速器访问延迟，提高最大访问并行度。
Search Results
1
records
(took 0.011 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
