公开(公告)号：CN1320486C

公开(公告)日：2007-06-06

申请号：CN200410016562.1

申请日：2004-02-26

Applicant: 上海大学

Inventor： 吴悦 ,  简玲 ,  杨洪斌 ,  刘宗田

IPC: G06F17/50

Abstract: 本发明涉及一种并行逻辑模拟系统中的静态划分与分配相结合的方法，其特点是：包括以下步骤，步骤1用硬件描述语言设计电路，生成该电路的源代码；步骤2将描述的电路源代码进行编译；步骤3生成中间代码，通过编译将源代码生成中间代码；步骤4分析中间代码生成一张完整的电路图；对该电路图划分为若干个子图，并分配到相对应的若干台计算机中运行；步骤5在多台计算机上分别运行可执行文件，步骤6输出模拟电路的结果数据。本发明的方法在多台计算机上并行运行时，达到了负载平衡、节省资源、运行速度快、运行时的回退次数少、通讯量小的效果，能有效提高并行逻辑模拟系统的运行效率和性能。

公开(公告)号：CN1560770A

公开(公告)日：2005-01-05

申请号：CN200410016562.1

申请日：2004-02-26

Applicant: 上海大学

Inventor： 吴悦 ,  简玲 ,  杨洪斌 ,  刘宗田

IPC: G06F17/50

Abstract: 本发明涉及一种并行逻辑模拟系统中的静态划分与分配相结合的方法，其特点是：包括以下步骤，步骤1用硬件描述语言设计电路，生成该电路的源代码；步骤2将描述的电路源代码进行编译；步骤3生成中间代码，通过编译将源代码生成中间代码；步骤4分析中间代码生成一张完整的电路图；对该电路图划分为若干个子图，并分配到相对应的若干台计算机中运行；步骤5在多台计算机上分别运行可执行文件，步骤6输出模拟电路的结果数据。本发明的方法在多台计算机上并行运行时，达到了负载平衡、节省资源、运行速度快、运行时的回退次数少、通讯量小的效果，能有效提高并行逻辑模拟系统的运行效率和性能。