公开(公告)号：CN1741582A

公开(公告)日：2006-03-01

申请号：CN200510029591.6

申请日：2005-09-13

Applicant: 上海大学

Inventor： 张金艺 ,  李娇 ,  任小军 ,  陈文威 ,  张希 ,  曹星 ,  周俊

IPC: H04N5/278 ,  H04N7/18

Abstract: 本发明涉及一种全数字叠加图文信息于标准模拟视频信号的可复用电路。它包含有视频同步信号处理单元、内部叠加位置控制单元、叠加位置控制选择单元、内部时序控制单元、地址码生成单元、自激振荡单元和叠加信息处理单元。本发明能实时完成在标准模拟视频信号中叠加最多128个16×16点阵符号信息(如字符或图标等)，字符叠加行数和每行叠加字符数均可选；并可确定叠加图文信息在屏幕上的显示位置。本发明电路结构简单、复用性强，适用于各种使用IP(Intellectual Property)核复用技术设计构建的叠加图文信息于标准模拟视频信号用集成电路；同时，由于采用16×16点阵为基本叠加单位，特别适合中文字符的叠加。