-
公开(公告)号：CN117236238A
公开(公告)日：2023-12-15
申请号：CN202311057108.X
申请日：2023-08-21
Applicant: 上海处理器技术创新中心
IPC: G06F30/327 , G06F30/27 , G06N3/092
Abstract: 本申请公开了一种用于对电路图的逻辑综合进行优化的方法、设备和计算机可读存储介质。所述方法包括：获取包含电路元件及其连接关系的电路图，并将所述电路图输入至经强化学习算法训练的序列生成模型中；在预定约束条件下，利用所述序列生成模型来提取与优化逻辑综合相关的特征，以形成优化序列；以及基于所述优化序列对所述电路图的逻辑综合进行优化。利用本申请的方案，可以充分利用电路的特征和约束条件，高效且全面地寻找更精确、更有效的优化序列对电路图的逻辑综合进行优化，从而显著减少电路的面积和延迟。
Search Results
1
records
(took 0.015 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
