公开(公告)号：CN117278163A

公开(公告)日：2023-12-22

申请号：CN202311078007.0

申请日：2023-08-24

Applicant: 上海卫星工程研究所

Inventor： 吴侃侃 ,  李林伟 ,  周军 ,  侯蕾 ,  班勇苗

IPC: H04J3/06

Abstract: 本发明提供了一种时间触发以太网主从式外部时钟同步方法及系统，包括：在端系统和交换机组成的时间触发网络中，每个集成周期通过脉冲锁定外部时钟，并开始内部时钟同步；完成内部时钟同步后记录端系统内部时钟修正值；以时间触发消息周期性调度广播输出外部时钟源的外部时钟计数和内部时钟修正值；其他端系统的外部时钟用户根据接收到的外部时钟源的外部时钟计数和内部时钟修正值计算外部时钟偏差；外部时钟用户根据外部时钟偏差修正本机外部时钟。本发明充分利用时间触发以太网高精度内部时钟同步策略和主从式广播同步方法，以简单的方法获得接近于硬件秒脉冲同步精度的效果。

公开(公告)号：CN117319838A

公开(公告)日：2023-12-29

申请号：CN202311085423.3

申请日：2023-08-25

Applicant: 上海卫星工程研究所

Inventor： 吴侃侃 ,  周军 ,  李林伟 ,  班勇苗 ,  孙斌

IPC: H04Q9/00 ,  G06F15/78 ,  G06F13/42 ,  H04L67/12 ,  H04L67/125

Abstract: 本发明提供了一种基于管理平面控制的SpaceVPX高性能单机最小安全系统和设备，由公共管理模块、交换机模块、有效载荷模块、二次电源模块、单机背板、单机机箱组成；公共管理模块和交换机模块、有效载荷模块之间通过单机背板管理平面连接，由公共管理模块、交换机模块与有效载荷模块中的接口服务与配置管理单元组成最小安全系统；通过最小安全系统实现交换机模块与有效载荷模块健康状态监测、任意SRAM型FPGA程序码流更新与功能重构。本发明将系统任务功能产品实体和可靠性、安全性保障产品实体解耦合，实现基于SpaceVPX硬件架构的最小安全系统，有效缓解高性能、低等级器件大量应用与长寿命运行的矛盾。

公开(公告)号：CN117176231A

公开(公告)日：2023-12-05

申请号：CN202311008798.X

申请日：2023-08-10

Applicant: 上海卫星工程研究所

Inventor： 党建成 ,  吴侃侃 ,  周军 ,  张凯华 ,  李林伟 ,  蒯文林 ,  姜肖英 ,  班勇苗

IPC: H04B7/185 ,  H04L69/06 ,  G06F13/42

Abstract: 本发明提供了一种星载遥测遥控通信一体化终端系统，包括FPGA电路、RS422发送电路、RS422接收电路、多通道AD并行转换电路、多通道指令反向驱动电路，并具备模拟遥测采集、遥控指令驱动路数扩展功能；数据传输采用空间数据包格式；任意RS422接收通道可以接收空间数据包，根据数据包格式要求进行合法性检查，根据包副导头进行寻址。本发明实现模拟遥测采集、遥控指令驱动、RS422串行通信功能的集成化设计和全向交叉互连桥接，有助于卫星遥测数据共享和遥控操作控制。

公开(公告)号：CN117251399A

公开(公告)日：2023-12-19

申请号：CN202311086080.2

申请日：2023-08-25

Applicant: 上海卫星工程研究所

Inventor： 吴侃侃 ,  蒯文林 ,  班勇苗 ,  陈檑 ,  颜俊菁

IPC: G06F13/42 ,  G06F11/10

Abstract: 本发明提供了一种基于四线制SPI的主从双向主动控制通信方法和系统，包括主控器和从控制器，主控制器向从控制器输出一组MOSI、SCK信号，从控制器向主控制器输出一组CS、MISO信号；主控制器向从控制器主动发起数据传输时，由SCK信号跳变沿触发数据发送和接收，从控制器先向主控制器主动发起数据传输时，由CS信号启动控制，由SCK信号提供数据收发跳变沿；由起始序列、有效数据序列、结束序列、同步确认序列、校验序列共同构成的数据同步、定界、确认机制。本发明在不增加信号线的情况下实现主从双向主动数据传输，在不约束有效数据序列格式的情况下实现灵活、可靠、高效的数据传输确认机制，提高了数据传输可靠性。

公开(公告)号：CN117215998A

公开(公告)日：2023-12-12

申请号：CN202311111496.5

申请日：2023-08-30

Applicant: 上海卫星工程研究所

Inventor： 吴侃侃 ,  党建成 ,  颜俊菁 ,  陈檑 ,  班勇苗

IPC: G06F15/78 ,  G06F15/177

Abstract: 本发明提供了一种基于多片FLASH混合复用的多片FPGA配置加载与重构系统，由N片SRAM型FPGA、M片SPI FLASH、一片通用重构控制器组成，通用重构控制器与FLASH通过四线制SPI总线连接，通用重构控制器与FPGA通过一组GPIO接口连接，支持Slave Serial、Slave SelectMAP两种配置模式；通用重构控制器与FLASH的信号连接支持FLASH串行读写、FLASH并行读写两种模式，通用重构控制器与FPGA的信号连接支持串行加载、并行加载两种模式；任意一份程序码流支持单片FLASH存储、三片FLASH冗余存储两种模式，每片FPGA支持原始程序码流加载、重构程序码流加载两种模式。本发明为具有多片FPGA协同工作的高性能数据处理设备提供一种通用、灵活、高效的配置加载与重构方法。