-
公开(公告)号：CN106161002A
公开(公告)日：2016-11-23
申请号：CN201510152283.6
申请日：2015-04-01
Applicant: 上海华虹集成电路有限责任公司 , 国家密码管理局商用密码检测中心 , 上海交通大学
IPC: H04L9/06
Abstract: 本发明公开了一种SM4密码电路抵抗侧信道分析的方法，涉及信息安全技术邻域。SM4密码电路的线性变换和非线性变换都采用随机掩码掩盖运算过程中的真实数据，SM4密码电路的非线性变换在运算过程中采用实时计算的方式生成，SM4密码电路的密钥扩展和数据加解密变换都采用随机掩码方案。本发明能够有效掩盖运算的中间数据，从而掩盖数据和功耗之间关系，达到有效抵抗侧信道分析的目的。
-
公开(公告)号：CN103197728B
公开(公告)日：2017-07-04
申请号：CN201210004082.8
申请日：2012-01-06
Applicant: 上海华虹集成电路有限责任公司
Abstract: 本发明公开了一种不同时钟域无毛刺时钟切换电路的实现方法，将所有待切换的时钟同步到同一高频时钟，每个同步后的待切换时钟以原有的周期和高频时钟的脉冲呈现；采用第一级时钟切换电路，在第一级时钟选择信号的控制下，对同步后的待切换时钟进行门控，产生第一级门控后的待切换时钟，将两个经第一级门控后产生的待切换时钟相或，产生第二级待切换时钟；采用第二级时钟切换电路，在第二级时钟选择信号的控制下，对第二级待切换时钟进行门控，产生第二级门控后的待切换时钟，将两个经第二级门控后产生的待切换时钟相或，产生第三级待切换时钟。本发明还公开了一种不同时钟域无毛刺时钟切换电路。本发明能在不同时钟域时钟切换过程中无毛刺。
-
公开(公告)号：CN106817214A
公开(公告)日：2017-06-09
申请号：CN201510854907.9
申请日：2015-11-30
Applicant: 上海华虹集成电路有限责任公司
IPC: H04L9/00
Abstract: 本发明公开了一种标量的规则NAF序列的生成方法，包括以下步骤：根据需求选择规则NAF序列的窗口大小w，列出相应窗口大小下规则NAF序列的格式；列出非0项的所有可能，根据大小顺序重新编码到连续的正整数集合上来；根据标量k的最低位记录其奇偶性并调整最低位得到奇数的k’，若k[0]＝1，则k’＝k，否则，k’＝k+1；从低到高将k’分成每w位一组，找出位数最高的非0组，并在其最高位的前面加一个1，将新的k’从高到低移一位，去掉最低位，这样就得到了经过重新编码并省略原规则NAF序列中的0之后的窗口为w的规则NAF序列。本发明既能够节省计算时间又能够节约存储空间。
-
公开(公告)号：CN104639179A
公开(公告)日：2015-05-20
申请号：CN201310563744.X
申请日：2013-11-13
Applicant: 上海华虹集成电路有限责任公司
IPC: H03M13/15
Abstract: 本发明公开了一种通过二进制本原BCH码的缩短码检测特殊错误模式的方法，属于差错控制编码和信息安全领域。包括以下步骤：根据系统中需要检测的数据单元的大小选择合适的BCH码的缩短码；考虑系统将面临的故障环境及数据可能出现的错误模式并罗列出来；在算法上构造BCH码被缩短的部分，使得当数据和校验码出现这些错误模式时为非法码，从而可以100%检测出这些错误模式，而不影响总的检错概率。本发明在保证检错概率的情况下，能够100%检测因故障攻击引起的特殊的错误模式。
-
公开(公告)号：CN106817214B
公开(公告)日：2019-11-12
申请号：CN201510854907.9
申请日：2015-11-30
Applicant: 上海华虹集成电路有限责任公司
IPC: H04L9/00
Abstract: 本发明公开了一种标量的规则NAF序列的生成方法，包括以下步骤：根据需求选择规则NAF序列的窗口大小w，列出相应窗口大小下规则NAF序列的格式；列出非0项的所有可能，根据大小顺序重新编码到连续的正整数集合上来；根据标量k的最低位记录其奇偶性并调整最低位得到奇数的k’，若k[0]＝1，则k’＝k，否则，k’＝k+1；从低到高将k’分成每w位一组，找出位数最高的非0组，并在其最高位的前面加一个1，将新的k’从高到低移一位，去掉最低位，这样就得到了经过重新编码并省略原规则NAF序列中的0之后的窗口为w的规则NAF序列。本发明既能够节省计算时间又能够节约存储空间。
-
Patent Agency Ranking
公开(公告)号：CN104639179B
公开(公告)日：2018-08-14
申请号：CN201310563744.X
申请日：2013-11-13
Applicant: 上海华虹集成电路有限责任公司
IPC: H03M13/15
Abstract: 本发明公开了一种通过二进制本原BCH码的缩短码检测特殊错误模式的方法，属于差错控制编码和信息安全领域。包括以下步骤：根据系统中需要检测的数据单元的大小选择合适的BCH码的缩短码；考虑系统将面临的故障环境及数据可能出现的错误模式并罗列出来；在算法上构造BCH码被缩短的部分，使得当数据和校验码出现这些错误模式时为非法码，从而可以100%检测出这些错误模式，而不影响总的检错概率。本发明在保证检错概率的情况下，能够100%检测因故障攻击引起的特殊的错误模式。
-
公开(公告)号：CN103197139B
公开(公告)日：2017-03-15
申请号：CN201210004410.4
申请日：2012-01-06
Applicant: 上海华虹集成电路有限责任公司
IPC: G01R23/00
Abstract: 本发明公开了一种时钟频率测试方法，将测试时钟和被测试时钟分为快时钟和慢时钟，设置快时钟计数器对快时钟进行计数，设置慢时钟计数器对慢时钟进行计数；测试时的计数区间以慢时钟的计数区间为基准计数区间；系统启动测试后先启动慢时钟计数器进行计数，慢时钟计数器启动计数后再启动快时钟计数器进行计数；慢时钟计数器记满后停止计数，然后再停止快时钟计数器计数；以快时钟计数器停止计数的信号清除系统的测试启动位，读取快时钟计数器的数值，根据快时钟计数器的计数值、慢时钟计数器的计数值和已知的测试时钟的频率计算被测试时钟的频率。本发明还公开了一种时钟频率测试电路。本发明能够在有限的测试时间内得到更为精确的测试结果。
-
公开(公告)号：CN105743652A
公开(公告)日：2016-07-06
申请号：CN201410765160.5
申请日：2014-12-11
Applicant: 上海华虹集成电路有限责任公司
CPC classification number: Y02D50/10
Abstract: 本发明公开了一种基于地址异或的数据总线加密方法，对于总线加密密钥的每一个比特位，都与存储器地址总线的某一比特位或者多位比特位进行异或操作，得到异或后的总线加密密钥。将与地址异或后的总线加密密钥与存储器明文数据进行异或来得到密文数据。使得每一个地址中的明文数据所对应的异或密钥都不同，从而使得攻击者难以通过分析密文数据来推算密钥从而恢复明文。本发明能够抵抗针对存储器数据的物理攻击；既能有效提高系统的安全性，又能大幅提高运算速度。
-
公开(公告)号：CN104219040A
公开(公告)日：2014-12-17
申请号：CN201310221986.0
申请日：2013-06-05
Applicant: 上海华虹集成电路有限责任公司
IPC: H04L9/06
Abstract: 本发明公开了一种防对称密码算法受攻击的方法，涉及信息安全技术领域。包括以下步骤：分析密码算法一轮中相互独立的子操作；利用随机数发生器产生的随机数来确定本轮运算中子操作的执行顺序；下一轮利用随机数发生器产生的新的随机数确定运算中子操作的执行顺序；每一轮都采用新的随机数确定运算中子操作的执行顺序，直到结束。本发明通过随机数来确定运算中子操作的执行顺序，使得一连串的子操作执行的前后顺序不可预测，攻击者得到的样本之间的相互关系难以确定，因而能够有效降低攻击者收集到的信息的信噪比，也就能够有效抵御功耗分析攻击。
-
公开(公告)号：CN103197728A
公开(公告)日：2013-07-10
申请号：CN201210004082.8
申请日：2012-01-06
Applicant: 上海华虹集成电路有限责任公司
Abstract: 本发明公开了一种不同时钟域无毛刺时钟切换电路的实现方法，将所有待切换的时钟同步到同一高频时钟，每个同步后的待切换时钟以原有的周期和高频时钟的脉冲呈现；采用第一级时钟切换电路，在第一级时钟选择信号的控制下，对同步后的待切换时钟进行门控，产生第一级门控后的待切换时钟，将两个经第一级门控后产生的待切换时钟相或，产生第二级待切换时钟；采用第二级时钟切换电路，在第二级时钟选择信号的控制下，对第二级待切换时钟进行门控，产生第二级门控后的待切换时钟，将两个经第二级门控后产生的待切换时钟相或，产生第三级待切换时钟。本发明还公开了一种不同时钟域无毛刺时钟切换电路。本发明能在不同时钟域时钟切换过程中无毛刺。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.049 seconds)
