公开(公告)号：CN112181895B

公开(公告)日：2023-06-06

申请号：CN202010910280.5

申请日：2020-09-02

Applicant: 上海交通大学

Inventor： 蒋力 ,  赵怿龙

IPC: G06F15/78 ,  G06N3/063 ,  G11C16/08 ,  G11C16/24

Abstract: 本发明公开了一种基于NVM阵列的可重构架构、加速器、电路部署和计算数据流方法，架构CU内包含RU电路、V‑Adder电路、NNADC+Act电路、输入输出寄存器几个电路模块，RU电路可以根据需要配置成VMM、DAC和S+A功能模块，V‑Adder电路用于将两个VMM的输出模拟信号相加，NNADC+Act电路主要用于模拟信号向数字信号的转换，在第二级NVM交叉阵列加开关，使得在断开开关时形成一个孤立的NVM交叉阵列，变为S+A的电路，同时计算激活函数的功能。架构增加芯片部署的灵活性，并设计了CU内的互连机制以支撑可重构配置；解决了DAC与VMM比例不均衡、用NVM交叉阵列设计了更多的模块解决了电路比例不均衡的问题。同时，可重构设计，则相较于非重构设计减少了S+A的闲置，节省了资源，提高了能效和计算密度。

公开(公告)号：CN112181895A

公开(公告)日：2021-01-05

申请号：CN202010910280.5

申请日：2020-09-02

Applicant: 上海交通大学

Inventor： 蒋力 ,  赵怿龙

IPC: G06F15/78 ,  G06N3/063 ,  G11C16/08 ,  G11C16/24

Abstract: 本发明公开了一种基于NVM阵列的可重构架构、加速器、电路部署和计算数据流方法，架构CU内包含RU电路、V‑Adder电路、NNADC+Act电路、输入输出寄存器几个电路模块，RU电路可以根据需要配置成VMM、DAC和S+A功能模块，V‑Adder电路用于将两个VMM的输出模拟信号相加，NNADC+Act电路主要用于模拟信号向数字信号的转换，在第二级NVM交叉阵列加开关，使得在断开开关时形成一个孤立的NVM交叉阵列，变为S+A的电路，同时计算激活函数的功能。架构增加芯片部署的灵活性，并设计了CU内的互连机制以支撑可重构配置；解决了DAC与VMM比例不均衡、用NVM交叉阵列设计了更多的模块解决了电路比例不均衡的问题。同时，可重构设计，则相较于非重构设计减少了S+A的闲置，节省了资源，提高了能效和计算密度。