-
公开(公告)号：CN110033405B
公开(公告)日：2020-11-06
申请号：CN201910213435.7
申请日：2019-03-20
Applicant: 上海交通大学
Abstract: 本发明提供了一种基于图像处理器加速的符号执行方法及系统，包括：符号执行分解步骤：将符号执行分解为可并行化部分和非并行化部分；任务分配步骤：将可并行化部分分配给GPU并行化执行，将非可并行化部分分配给CPU执行。本发明利用GPU的内核数量多、并行度高的特性去并行地执行简单的指令解析过程，以缓解路径爆炸问题从而加速符号执行。
-
公开(公告)号：CN110033405A
公开(公告)日：2019-07-19
申请号：CN201910213435.7
申请日：2019-03-20
Applicant: 上海交通大学
Abstract: 本发明提供了一种基于图像处理器加速的符号执行方法及系统，包括：符号执行分解步骤：将符号执行分解为可并行化部分和非并行化部分；任务分配步骤：将可并行化部分分配给GPU并行化执行，将非可并行化部分分配给CPU执行。本发明利用GPU的内核数量多、并行度高的特性去并行地执行简单的指令解析过程，以缓解路径爆炸问题从而加速符号执行。
-
公开(公告)号：CN109522050B
公开(公告)日：2020-11-17
申请号：CN201811052419.6
申请日：2018-09-10
Applicant: 上海交通大学
IPC: G06F9/30
Abstract: 本发明提供一种基于处理器控制流记录特性的内存数据实时记录方法和系统及存储介质，识别和获取需要记录的内存数据，生成间接跳转指令，将间接跳转指令插入到源程序中；链接支持文件，创建间接跳转使用的跳转表；配置控制流记录机制，启用控制流记录机制执行程序，处理器会自动记录控制流信息；对有触发中断时，进出触发中断操作，处理器自动进入内核模块，内核模块依次解析已经记录的内存数据，将内存数据保存至内核态；程序执行结束后关闭控制流记录机制。通过应用现有处理器平台，无需依赖未来发布的处理器，节省硬件购置成本；记录数据时无需切换用户态与内核态，记录的数据无法由用户态读取，避免不必要性能开销，保证了性能与安全性。
-
公开(公告)号：CN109522050A
公开(公告)日：2019-03-26
申请号：CN201811052419.6
申请日：2018-09-10
Applicant: 上海交通大学
IPC: G06F9/30
CPC classification number: G06F9/3005
Abstract: 本发明提供一种基于处理器控制流记录特性的内存数据实时记录方法和系统及存储介质，识别和获取需要记录的内存数据，生成间接跳转指令，将间接跳转指令插入到源程序中；链接支持文件，创建间接跳转使用的跳转表；配置控制流记录机制，启用控制流记录机制执行程序，处理器会自动记录控制流信息；对有触发中断时，进出触发中断操作，处理器自动进入内核模块，内核模块依次解析已经记录的内存数据，将内存数据保存至内核态；程序执行结束后关闭控制流记录机制。通过应用现有处理器平台，无需依赖未来发布的处理器，节省硬件购置成本；记录数据时无需切换用户态与内核态，记录的数据无法由用户态读取，避免不必要性能开销，保证了性能与安全性。
-
-
-
Search Results
4
records
(took 0.017 seconds)
