-
公开(公告)号：CN101604976A
公开(公告)日：2009-12-16
申请号：CN200910054598.1
申请日：2009-07-09
Applicant: 上海交通大学
IPC: H03M13/11
Abstract: 一种无线通信技术领域的用于LDPC编码调制系统的比特可靠性映射的校验矩阵预处理的方法，包括生成校验矩阵；根据校验矩阵中的每个比特节点的列重排序；将校验矩阵分为L块列数相等的子矩阵；对分块后的校验矩阵进行重排；得到经过预处理的用于比特可靠性映射的校验矩阵。本发明去除了LDPC编码调制系统中进行比特可靠性映射所需的交织器，编码后序列按照自然顺序映射即可，降低了实现复杂度，大大减少了系统时延，并且由于校验矩阵列交换完全不影响码字性能，系统性能与传统比特可靠性映射实现方法相比完全一样。
-
Patent Agency Ranking
公开(公告)号：CN101442318A
公开(公告)日：2009-05-27
申请号：CN200810202311.0
申请日：2008-11-06
Applicant: 上海交通大学
IPC: H03M13/11
Abstract: 一种无线通信技术领域的基于近似下三角结构校验矩阵的低时延IRA码编码器，其中，校验矩阵预处理模块对校验矩阵的H1部分进行列交换处理，使校验矩阵的H1部分满足近似下三角结构，信息比特缓存模块接收待编码的信息比特，将其缓存，并在接收部分信息比特后即可控制信道编码模块开始编码，信道编码模块根据预处理后的校验矩阵，在信息缓存模块接收部分信息比特后，即可开始进行编码。本发明提早了信道编码开始的时间，减少了传输时延，在编码同时，信息比特继续接收并缓存，二者并行进行，提高了编码器工作的效率，减少了编码时延。
-
公开(公告)号：CN101604976B
公开(公告)日：2013-03-27
申请号：CN200910054598.1
申请日：2009-07-09
Applicant: 上海交通大学
IPC: H03M13/11
Abstract: 一种无线通信技术领域的用于LDPC编码调制系统的比特可靠性映射的校验矩阵预处理的方法，包括生成校验矩阵；根据校验矩阵中的每个比特节点的列重排序；将校验矩阵分为L块列数相等的子矩阵；对分块后的校验矩阵进行重排；得到经过预处理的用于比特可靠性映射的校验矩阵。本发明去除了LDPC编码调制系统中进行比特可靠性映射所需的交织器，编码后序列按照自然顺序映射即可，降低了实现复杂度，大大减少了系统时延，并且由于校验矩阵列交换完全不影响码字性能，系统性能与传统比特可靠性映射实现方法相比完全一样。
-
公开(公告)号：CN101442318B
公开(公告)日：2012-04-25
申请号：CN200810202311.0
申请日：2008-11-06
Applicant: 上海交通大学
IPC: H03M13/11
Abstract: 一种无线通信技术领域的基于近似下三角结构校验矩阵的低时延IRA码编码器，其中，校验矩阵预处理模块对校验矩阵的H1部分进行列交换处理，使校验矩阵的H1部分满足近似下三角结构，信息比特缓存模块接收待编码的信息比特，将其缓存，并在接收部分信息比特后即可控制信道编码模块开始编码，信道编码模块根据预处理后的校验矩阵，在信息缓存模块接收部分信息比特后，即可开始进行编码。本发明提早了信道编码开始的时间，减少了传输时延，在编码同时，信息比特继续接收并缓存，二者并行进行，提高了编码器工作的效率，减少了编码时延。
-
公开(公告)号：CN101355406B
公开(公告)日：2011-08-31
申请号：CN200810200033.5
申请日：2008-09-18
Applicant: 上海交通大学
Abstract: 一种通信技术信道编码领域的分层的非规则低密度校验码译码器及译码处理方法，本发明中，第一存储单元将上次迭代的校验节点传递给信息节点的软值输出给译码处理模块。第二存储单元将信息节点的后验概率似然比更新值传递给译码处理模块。译码处理模块将本次迭代中校验更新值传递给第一存储单元，同时将信息节点的后验概率似然比更新值经译码处理模块交织网络传递给第二存储单元。译码处理模块交织网络用于调整进入第二存储单元数据的顺序。迭代中止模块交织网络用于调整译码处理模块输出的硬判结果。迭代中止处理模块对该硬判结果进行校验，判断是否满足迭代中止的条件。本发明大大提高了译码器的通用性、降低了译码过程的功耗以及硬件资源消耗。
-
公开(公告)号：CN101355406A
公开(公告)日：2009-01-28
申请号：CN200810200033.5
申请日：2008-09-18
Applicant: 上海交通大学
Abstract: 一种通信技术信道编码领域的分层的非规则低密度校验码译码器及译码处理方法，本发明中，第一存储单元将上次迭代的校验节点传递给信息节点的软值输出给译码处理模块。第二存储单元将信息节点的后验概率似然比更新值传递给译码处理模块。译码处理模块将本次迭代中校验更新值传递给第一存储单元，同时将信息节点的后验概率似然比更新值经译码处理模块交织网络传递给第二存储单元。译码处理模块交织网络用于调整进入第二存储单元数据的顺序。迭代中止模块交织网络用于调整译码处理模块输出的硬判结果。迭代中止处理模块对该硬判结果进行校验，判断是否满足迭代中止的条件。本发明大大提高了译码器的通用性、降低了译码过程的功耗以及硬件资源消耗。
-
-
-
-
-
Search Results
6
records
(took 0.018 seconds)
