-
公开(公告)号：CN1702874A
公开(公告)日：2005-11-30
申请号：CN200510071435.6
申请日：2002-01-28
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/78 , H01L29/861
Abstract: 本发明的半导体装置，它是在第一导电型的半导体衬底(1)内，有反复重复地构成的以下结构：具有互相并联配置的第一导电型的第一杂质区(3)和第二导电型的第二杂质区(4)的单元结构，其特征在于：备有连接在各上述单元结构内的第一杂质区(3)及第二杂质区(4)两者中的至少一者上配置的带电层(71)，各上述单元结构内的上述带电层(71)内的正电荷量和各上述单元结构内的n型杂质量的和、与各上述单元结构内的上述带电层(71)内的负电荷量和各上述单元结构内的p型杂质量的和不等。
-
公开(公告)号：CN1436372A
公开(公告)日：2003-08-13
申请号：CN01811220.X
申请日：2001-02-21
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本发明的半导体器件具有p型杂质区(4)和n型漂移区(3)并列的结构重复2次以上的pn重复结构，位于该pn重复结构的最端部的作为p型杂质区(4)及n型漂移区(3)的任一区的低浓度区在构成pn重复结构的所有的p杂质区(4)及n型漂移区(3)中具有最低的杂质浓度或者最少的总有效电荷量。由此，特别是可以改善应用了元件耐压在20～6000V的宽广范围的3维的多重RESURF原理的功率半导体器件的主耐压，改善主耐压与导通电阻的折衷关系，所以能得到功率损失少、芯片尺寸小、廉价的元件。并且，通过使用虚线沟槽(DLT)结构的沟槽及与之对应的制造方法，能以更低的成本制造高成品率的半导体器件。
-
公开(公告)号：CN114447097B
公开(公告)日：2025-05-13
申请号：CN202111244415.X
申请日：2021-10-25
Applicant: 三菱电机株式会社
Abstract: 目的在于提供能够降低接通电压的技术。半导体装置具有：载流子积蓄层；作为上层多晶硅的上层有源部，其配置于沿着将载流子积蓄层贯通的沟槽的上部的内壁的第1绝缘膜之上，与栅极电极连接；以及下层多晶硅，其配置于沿着沟槽的下部的内壁的第2绝缘膜之上，在下层多晶硅与上层有源部之间配置有第3绝缘膜。上层有源部的下端与载流子积蓄层的下端相比位于下方。
-
公开(公告)号：CN113394279B
公开(公告)日：2024-08-27
申请号：CN202110244642.6
申请日：2021-03-05
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L21/331 , H01L29/861 , H01L29/08
Abstract: 提供提高了恢复动作时的破坏耐量的半导体装置。本发明涉及的半导体装置(100)构成为相邻地设置有绝缘栅型双极晶体管区域(1)和二极管区域(2)，绝缘栅型双极晶体管区域具有：第2导电型的基极层(9)，设置于第1主面侧的表层；以及第1导电型的发射极层(8)，选择性地设置于基极层(9)的第1主面侧的表层，俯视观察时在第1方向上具有宽度方向，二极管区域具有：第2导电型的阳极层(11)，设置于第1主面侧的表层；以及第1导电型的载流子注入抑制层(10)，选择性地设置于阳极层的第1主面侧的表层，俯视观察时在第2方向上具有宽度方向，俯视观察时第2方向上的载流子注入抑制层的宽度(W1)比第1方向上的发射极层的宽度(W2)窄。
-
公开(公告)号：CN113451391B
公开(公告)日：2024-08-09
申请号：CN202110295192.3
申请日：2021-03-19
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/739 , H01L27/06
Abstract: 提供提高了恢复动作时的破坏耐量的半导体装置。本发明涉及的半导体装置(100)为相邻地设置有绝缘栅型双极晶体管区域(1)和二极管区域(2)的半导体装置，绝缘栅型双极晶体管区域(1)具有：第2导电型的基极层(9)，其设置于第1主面侧的表层；第1导电型的发射极层(8)，其选择性地设置于基极层(9)的第1主面侧的表层；栅极电极(7a)，其设置于半导体基板的第1主面侧，在沿第1主面的第1方向上并列配置多个，隔着栅极绝缘膜(6a)面向发射极层(8)、基极层(9)及漂移层(12)；以及第1导电型的载流子注入抑制层(10)，其选择性地设置于基极层(9)的第1主面侧的表层，在第1方向上被基极层(9)夹着。
-
Patent Agency Ranking
公开(公告)号：CN114566537A
公开(公告)日：2022-05-31
申请号：CN202111403636.7
申请日：2021-11-22
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/739 , H01L29/861 , H01L25/07
Abstract: 提供提高了恢复动作时的破坏耐量的半导体装置。本发明涉及的半导体装置(100)所具有的绝缘栅型双极晶体管区域(1)在沿半导体基板的第1主面的第1方向上与二极管区域(2)并列地配置，具有：第2导电型的基极层(9)，设置于半导体基板的第1主面侧的表层；第1导电型的发射极层(8)，选择性地设置于基极层(9)的第1主面侧的表层，杂质浓度比漂移层高；栅极电极(7a)，在第1方向上并列配置有多个，隔着栅极绝缘膜(6a)而面向发射极层、基极层和漂移层；反掺杂层(10)，设置于基极层的表层，第2导电型的杂质浓度比基极层高且第1导电型的杂质浓度比漂移层高；以及第2导电型的集电极层，设置于半导体基板的第2主面侧的表层。
-
公开(公告)号：CN1223008C
公开(公告)日：2005-10-12
申请号：CN01811220.X
申请日：2001-02-21
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本发明的半导体器件具有p型杂质区(4)和n型漂移区(3)并列的结构重复2次以上的pn重复结构，位于该pn重复结构的最端部的作为p型杂质区(4)及n型漂移区(3)的任一区的低浓度区在构成pn重复结构的所有的p杂质区(4)及n型漂移区(3)中具有最低的杂质浓度或者最少的总有效电荷量。由此，特别是可以改善应用了元件耐压在20～6000V的宽广范围的3维的多重RESURF原理的功率半导体器件的主耐压，改善主耐压与导通电阻的折衷关系，所以能得到功率损失少、芯片尺寸小、廉价的元件。并且，通过使用虚线沟槽(DLT)结构的沟槽及与之对应的制造方法，能以更低的成本制造高成品率的半导体器件。
-
公开(公告)号：CN1488172A
公开(公告)日：2004-04-07
申请号：CN02803195.4
申请日：2002-01-28
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/78 , H01L29/861
CPC classification number: H01L29/7811 , H01L21/26586 , H01L29/0634 , H01L29/0649 , H01L29/0653 , H01L29/408 , H01L29/7802 , H01L29/7813 , H01L29/7824 , H01L29/861
Abstract: 本发明的半导体装置，在半导体衬底(1)内，有反复重复地构成互相连接形成pn结的n型扩散区(3)和p型扩散区(4)被槽(1a)夹在中间的单元结构，给各单元结构内的n型扩散区(3)的杂质量和p型扩散区(4)的杂质量被设定得不等(不同)。因此，在有槽(1a)的半导体装置中能兼顾良好的耐压和雪崩破坏承受能力。
-
公开(公告)号：CN112563321B
公开(公告)日：2024-09-20
申请号：CN202010987022.7
申请日：2020-09-18
Applicant: 三菱电机株式会社
IPC: H01L29/417 , H01L29/861 , H01L27/06 , H01L29/739 , H01L21/28 , H01L21/8249
Abstract: 本发明涉及半导体装置及其制造方法。目的在于提供一种能够改善恢复损耗以及恢复耐量这两者的技术。半导体装置具有：第2导电型的基极层，其配置于IGBT区域的半导体基板的表面侧；以及第2导电型的阳极层，其配置于二极管区域的半导体基板的表面侧。阳极层包含：第1部分，其具有下端，该下端位于与基极层的下端相同的位置或者与基极层的下端相比位于上方；以及第2部分，其在俯视观察时与第1部分相邻，下端与第1部分的下端相比位于上方。
-
公开(公告)号：CN118016687A
公开(公告)日：2024-05-10
申请号：CN202311456805.2
申请日：2023-11-03
Applicant: 三菱电机株式会社
Abstract: 一边将在VLD构造的电场缓和层之上配置的电极的宽度保持得宽一边提高半导体装置的耐压。在构成半导体装置的半导体基板(50)形成有第1导电型的漂移层(1)，在末端区域(20)的半导体基板的表层部形成有杂质浓度朝向半导体基板的外侧减少的第2导电型的阱层(2)和作为沟道截断层的第1导电型的发射极层(3)。末端区域具有：缓和区域(21)，阱层形成得深；RESURF区域(22)，其位于缓和区域的外侧，阱层形成得浅；沟道截断区域(23)，其形成有沟道截断层。在缓和区域之上形成栅极配线电极(11)，在沟道截断区域之上形成沟道截断电极(13)。栅极配线电极及沟道截断电极被将它们之间电连接的半绝缘膜(14)覆盖。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.026 seconds)
