公开(公告)号：CN102034819A

公开(公告)日：2011-04-27

申请号：CN201010502058.8

申请日：2010-09-30

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社 ,  三洋半导体制造株式会社

Inventor： 三田惠司 ,  玉田靖宏 ,  高桥政男 ,  丸山孝男

IPC: H01L27/07 ,  H01L29/861 ,  H01L21/822

CPC classification number: H01L29/8611 ,  H01L27/0814

Abstract: 本发明是一种半导体器件，以双极高耐压垂直式PNP工艺为基础，以高耐压、低导通电阻特性的二极管形成串联二极管群。将串联二极管群并联两个予以连接而形成桥接，以构筑一种没有因寄生晶体管等所导致的漏泄电流的高效率全波整流电路。通过电极(AC1)将以P型半导体衬底(1)做为阳极并以N型埋入层(2)做为阴极的二极管及以P+型导电层(8)做为阳极并以N型外延层(5)做为阴极的二极管予以串联连接而形成串联二极管群。这时，形成N+型埋入层(3)及N+型导电层(7)，即使在对电极(AC1)施加有大的正电压的情形也能防止N+型埋入层(3)的电位较P+型埋入层(4)的电位低，而能防止将P+型埋入层(4)、N+型埋入层(3)、及P型半导体衬底(1)分别做为射极、基极、集极的寄生PNP晶体管的导通。

公开(公告)号：CN1251330C

公开(公告)日：2006-04-12

申请号：CN01117046.8

申请日：2001-03-12

Applicant: 三洋电机株式会社

Inventor： 西部荣次 ,  菊地修一 ,  丸山孝男

IPC: H01L29/78 ,  H01L21/336 ,  G02F1/136

CPC classification number: H01L29/66681 ,  H01L29/0847 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/6659 ,  H01L29/66674 ,  H01L29/7816 ,  H01L29/7833

Abstract: 一种为了达到高耐压化和低导通电阻化的半导体装置，具有：在半导体衬底(101)上使栅极绝缘膜(108)介于中间而形成的栅电极(109)；邻接于该栅电极(109)形成的LP层(105)(P型体区)；在该LP层(105)内形成的N型源区(110)及沟道区(112)；在离开上述LP层(105)的位置上形成的N型漏区(111)；以及包围该漏区(111)而形成的LN层(104)(漂移区)，其特征是：上述LP层(105)在从上述栅电极(109)下的有源区到上述漏区(111)侧形成，而且从该漏区(111)到上述有源区形成了SLN层(106)。

公开(公告)号：CN1317834A

公开(公告)日：2001-10-17

申请号：CN01117046.8

申请日：2001-03-12

Applicant: 三洋电机株式会社

Inventor： 西部荣次 ,  菊地修一 ,  丸山孝男

IPC: H01L29/78 ,  H01L21/336 ,  G02F1/136

CPC classification number: H01L29/66681 ,  H01L29/0847 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/6659 ,  H01L29/66674 ,  H01L29/7816 ,  H01L29/7833

Abstract: 一种为了达到高耐压化和低导通电阻化的半导体装置，具有：在半导体衬底101上使栅极绝缘膜108介于中间而形成的栅电极109；邻接于该栅电极109形成的LP层105(P型体区)；在该LP层105内形成的N型源区110及沟道区112；在离开上述LP层105的位置上形成的N型漏区111；以及包围该漏区111而形成的LN层104(漂移区)，其特征是：上述LP层105在从上述栅电极109下的有源区到上述漏区111侧形成，而且从该漏区111到上述有源区形成了SLN层106。