Patent search ap:("三星电子株式会社" OR "成均馆大学校产学协力团") AND inv:"金在录" Page 1

1.

发明公开
乘法累加器电路及由乘法累加器电路执行的方法审中-实审

公开(公告)号：CN115712407A

公开(公告)日：2023-02-24

申请号：CN202210251075.1

申请日：2022-03-15

Applicant: 三星电子株式会社 , 成均馆大学校产学协力团

Inventor： 李允铭 , 丁昭允 , 金在录

IPC: G06F7/523 , G06N3/048 , G06N3/063

Abstract: 公开了乘法累加器电路及由乘法累加器电路执行的方法。所述乘法累加器(MAC)电路包括：多个乘法器；以及输出线，被配置为基于充入所述多个乘法器和从所述多个乘法器释放的电荷来输出电压，每个乘法器包括：场效应晶体管，被配置为将中间电压施加到节点；一对电阻性装置，具有基于施加到与所述节点连接的一端的中间电压和施加到另一端的权重设置电压而确定的电阻值；以及电容器，被配置为响应于所述一对电阻性装置的各个电阻值被确定，通过接收基于所述一对电阻性装置的组合电阻值和分别施加到所述一对电阻性装置的另一端的输入电压而在所述节点中生成的电压来充入和释放电荷。

Patent Agency Ranking