-
公开(公告)号：CN110610864A
公开(公告)日：2019-12-24
申请号：CN201910495345.1
申请日：2019-06-10
IPC: H01L21/336 , H01L29/78
Abstract: 提供了形成垂直场效应晶体管(VFET)器件的方法。所述方法可以包括：形成从衬底的上表面沿竖直方向突出的沟道区；在所述沟道区的侧面上形成栅极绝缘体层；在形成所述栅极绝缘体层之后，在所述沟道区上形成顶部源极/漏极；以及在所述栅极绝缘体层上形成栅电极。
-
公开(公告)号：CN110610864B
公开(公告)日：2024-07-30
申请号：CN201910495345.1
申请日：2019-06-10
IPC: H01L21/336 , H01L29/78
Abstract: 提供了形成垂直场效应晶体管(VFET)器件的方法。所述方法可以包括：形成从衬底的上表面沿竖直方向突出的沟道区；在所述沟道区的侧面上形成栅极绝缘体层；在形成所述栅极绝缘体层之后，在所述沟道区上形成顶部源极/漏极；以及在所述栅极绝缘体层上形成栅电极。
-
公开(公告)号：CN114551387A
公开(公告)日：2022-05-27
申请号：CN202111331262.2
申请日：2021-11-11
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/50 , H01L23/522 , H01L23/528
Abstract: 可以提供一种半导体器件，该半导体器件包括：衬底，包括在第一方向上延伸的划分区域；在衬底上的第一和第二有源图案，并且划分区域插设在其间，第一和第二有源图案在垂直于第一方向的第二方向上彼此间隔开；栅电极，在第一方向上延伸并与第一和第二有源图案交叉；在第一有源图案上的第一沟道图案；以及在第二有源图案上的第二沟道图案。在第一方向上，第一有源图案的最小宽度可以小于第二有源图案的最小宽度。第一沟道图案的与划分区域相邻的端部可以包括在第一方向上延伸的突出部分，并且该突出部分在平面图中可以具有三角形形状。
-
公开(公告)号：CN119698059A
公开(公告)日：2025-03-25
申请号：CN202410955717.5
申请日：2024-07-17
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：衬底，其包括有源区域；栅极结构，其位于所述衬底上；多个沟道层，其在所述有源区域上彼此间隔开并且被所述栅极结构围绕；源极/漏极区域，其在所述栅极结构的至少一侧位于所述有源区域凹陷的区域中并且连接到所述多个沟道层；以及接触插塞，其使所述源极/漏极区域从所述源极/漏极区域的上表面部分地凹陷、电连接到所述源极/漏极区域、并且包括沿着所述源极/漏极区域的凹陷表面的金属半导体化合物层和位于所述金属半导体化合物层上的接触导电层，其中，所述金属半导体化合物层在所述接触导电层的侧表面上具有第一厚度并且在所述接触插塞的底表面上具有第二厚度，所述第二厚度小于所述第一厚度。
-
公开(公告)号：CN108987477A
公开(公告)日：2018-12-11
申请号：CN201810509771.1
申请日：2018-05-24
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 可以提供一种垂直隧穿场效应晶体管(VTFET)及其方法，所述VTFET包括：从包括源极/漏极区域的衬底突出的鳍结构；所述鳍结构上的外延生长的源极/漏极结构；包括柱部的帽，所述柱部覆盖所述外延生长的源极/漏极结构的侧表面并且部分覆盖所述鳍结构的上部的侧表面；栅极绝缘体，所述栅极绝缘体覆盖所述帽的所述柱部下方的所述鳍结构的侧表面的剩余部分；所述栅极绝缘体上的功函数金属栅极；以及分离图案，所述分离图案围绕鳍结构的下部使得所述功函数金属栅极垂直地位于所述帽与所述分离图案之间，所述分离图案将所述功函数金属栅极与所述源极/漏极区域电隔离。
-
Patent Agency Ranking
公开(公告)号：CN104377197A
公开(公告)日：2015-02-25
申请号：CN201410393679.5
申请日：2014-08-12
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括：衬底，包括第一区和第二区；第一晶体管，提供在第一区上以包括从衬底突出的第一沟道区；以及第二晶体管，提供在第二区上以包括第二沟道区和在衬底与第二沟道区之间延伸的栅电极。第一沟道区可以包括包含与第二沟道区不同的材料的下半导体图案和包含与第二沟道区相同的材料的上半导体图案。
-
公开(公告)号：CN107393922B
公开(公告)日：2022-03-15
申请号：CN201710243381.X
申请日：2017-04-14
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 如在此提供的一种集成电路器件可以包括器件区域和器件间隔离区域。在器件区域内，鳍式有源区域可以从基板凸出，并且鳍式有源区域的相反的侧壁可以被内隔离层覆盖。外隔离层可以填充器件间隔离区域中的外部深沟槽。内隔离层可以在外部深沟槽的内侧壁处从器件区域远离延伸进器件间隔离区域中。可以有许多鳍式有源区域和在其间的沟槽。外部深沟槽和在所述多个鳍式有源区域之间的沟槽可以具有不同的高度。在此描述的集成电路器件和制造的方法可以由于不必要的鳍式有源区域留在器件区域周围而减小可能出现各种不同的缺陷或故障的可能性。
-
-
公开(公告)号：CN108807277A
公开(公告)日：2018-11-13
申请号：CN201810374721.7
申请日：2018-04-24
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明提供一种栅极环绕半导体器件及其制作方法。所述方法包括：提供如下所述的半导体衬底，栅极开口包括有源鳍与一个相邻的栅极环绕沟道之间以及两个相邻的栅极环绕沟道之间的栅极空间；在第一及第二区中在栅极开口的底部及侧壁上及在栅极环绕沟道上及围绕栅极环绕沟道形成填充栅极空间的第一部分的介电层；在第一及第二区中在介电层上形成填充栅极空间的第一功函数金属；在第一及第二区中形成第一碳基掩模以覆盖栅极环绕沟道；在第一及第二区中在第一碳基掩模上形成第二碳基掩模至高于栅极开口；移除第二区中的第一及第二碳基掩模；使用第一及第二碳基掩模进行蚀刻移除第二区中的第一功函数金属；移除第一及第二碳基掩模；形成第二功函数金属。
-
公开(公告)号：CN107393922A
公开(公告)日：2017-11-24
申请号：CN201710243381.X
申请日：2017-04-14
Applicant: 三星电子株式会社
IPC: H01L27/088
CPC classification number: H01L27/0924 , H01L21/762 , H01L21/768 , H01L21/823431 , H01L21/823481 , H01L21/823821 , H01L21/823878 , H01L27/0886 , H01L29/0649 , H01L29/66545 , H01L29/66795 , H01L29/7854 , H01L27/088
Abstract: 如在此提供的一种集成电路器件可以包括器件区域和器件间隔离区域。在器件区域内，鳍式有源区域可以从基板凸出，并且鳍式有源区域的相反的侧壁可以被内隔离层覆盖。外隔离层可以填充器件间隔离区域中的外部深沟槽。内隔离层可以在外部深沟槽的内侧壁处从器件区域远离延伸进器件间隔离区域中。可以有许多鳍式有源区域和在其间的沟槽。外部深沟槽和在所述多个鳍式有源区域之间的沟槽可以具有不同的高度。在此描述的集成电路器件和制造的方法可以由于不必要的鳍式有源区域留在器件区域周围而减小可能出现各种不同的缺陷或故障的可能性。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.055 seconds)
