存储器控制器、存储器系统和存储器控制器的操作方法

    公开(公告)号:CN117850668A

    公开(公告)日:2024-04-09

    申请号:CN202311230155.X

    申请日:2023-09-22

    Abstract: 提供了一种存储器控制器、一种存储器系统和一种存储器控制器的操作方法。该存储器控制器从主机接收写请求和写数据;将包括指示写数据被暂时存储在写缓冲器中的位置的写缓冲器指针和对应于写请求的第一逻辑地址的第一条目信息存储在条目缓冲器中;将基于第一条目信息生成的条目索引存储在逻辑至物理(L2P)映射信息储存电路中的对应于第一逻辑地址的第一储存空间中;以及随着写数据被编程在存储器装置中将存储在第一储存空间中的条目索引更新为新映射至第一逻辑地址的物理地址。

    存储装置和存储装置的操作方法

    公开(公告)号:CN110517714B

    公开(公告)日:2024-10-18

    申请号:CN201910328763.1

    申请日:2019-04-23

    Abstract: 公开一种存储装置和存储装置的操作方法。所述存储装置包括非易失性存储器装置和从非易失性存储器装置读取第一数据的控制器。当第一数据的第一错误的数量不小于第一阈值时,控制器确定第一错误是否包括从非易失性存储器装置与控制器之间的信号传输时序的变化产生的时序错误,并且当第一错误包括时序错误时,对信号传输时序执行再训练操作。

    存储设备及其数据训练方法

    公开(公告)号:CN109471591B

    公开(公告)日:2023-04-07

    申请号:CN201810916178.9

    申请日:2018-08-13

    Abstract: 公开了存储设备。该存储设备包括:非易失性存储器设备,其基于数据选通信号和数据信号接收写入数据,并基于数据选通信号和数据信号输出读取数据;以及控制器,执行用于训练非易失性存储器设备以对准数据信号和数据选通信号的训练操作。该控制器检测用于训练操作的数据信号的窗口的左边缘。控制器通过使用数据信号的检测到的左边缘和单位间隔长度信息来确定窗口的中心,或者通过使用检测到的左边缘和单位间隔长度信息来确定用于检测窗口的右边缘的检测操作的起点。

    存储装置及其数据训练方法

    公开(公告)号:CN109471593B

    公开(公告)日:2023-09-15

    申请号:CN201811043333.7

    申请日:2018-09-07

    Abstract: 一种存储装置包括:多个非易失性存储器件,每个通过使用数据选通信号和数据信号来交换数据;和存储控制器,将所述多个非易失性存储器件分类为多个组并以所述多个组为单位执行训练。存储控制器对所述多个组的第一组中选择的第一非易失性存储器件执行数据训练,并通过使用第一非易失性存储器件的数据训练的结果值来设定包括在第一组中的第二非易失性存储器件的数据信号的延迟。

    存储控制器、存储设备和存储设备的操作方法

    公开(公告)号:CN114637460A

    公开(公告)日:2022-06-17

    申请号:CN202111464545.4

    申请日:2021-12-03

    Inventor: 黄淳石

    Abstract: 一种包括存储控制器和非易失性存储设备的存储设备的操作方法,包括:执行第一启动操作,对多个数据信号执行第一训练,使得对数据信号的窗口重复执行第一训练的检测操作,存储基于第一训练的结果生成的偏移信息,基于第一训练的结果执行正常操作,执行第二启动操作,基于在第一训练中生成的偏移信息对多个数据信号执行第二训练,使得对数据信号的窗口的左边沿区段和右边沿区段重复执行第二训练的检测操作,以及基于第二训练的结果执行正常操作。

    存储装置及其数据训练方法

    公开(公告)号:CN109471593A

    公开(公告)日:2019-03-15

    申请号:CN201811043333.7

    申请日:2018-09-07

    Abstract: 一种存储装置包括:多个非易失性存储器件,每个通过使用数据选通信号和数据信号来交换数据;和存储控制器,将所述多个非易失性存储器件分类为多个组并以所述多个组为单位执行训练。存储控制器对所述多个组的第一组中选择的第一非易失性存储器件执行数据训练,并通过使用第一非易失性存储器件的数据训练的结果值来设定包括在第一组中的第二非易失性存储器件的数据信号的延迟。

    具有多通道接口的存储系统及其操作方法

    公开(公告)号:CN106057242B

    公开(公告)日:2021-06-08

    申请号:CN201610212732.6

    申请日:2016-04-07

    Abstract: 一种包括存储器控制器的存储系统,该存储器控制器具有经由通道连接存储器组的通道接口。每个通道接口与从输入时钟得出的从时钟同步地传递控制、地址和/或数据(CAD)信号到经通道连接的存储器组。通过通道接口的应用唯一地生成的各种从时钟指定相位/频率调制或者时间延迟,以使得相应的CAD信号特征为偏斜的转换定时。

    存储装置和存储装置的操作方法

    公开(公告)号:CN110517714A

    公开(公告)日:2019-11-29

    申请号:CN201910328763.1

    申请日:2019-04-23

    Abstract: 公开一种存储装置和存储装置的操作方法。所述存储装置包括非易失性存储器装置和从非易失性存储器装置读取第一数据的控制器。当第一数据的第一错误的数量不小于第一阈值时,控制器确定第一错误是否包括从非易失性存储器装置与控制器之间的信号传输时序的变化产生的时序错误,并且当第一错误包括时序错误时,对信号传输时序执行再训练操作。

    数据储存装置和系统
    10.
    发明授权

    公开(公告)号:CN111666039B

    公开(公告)日:2025-03-21

    申请号:CN202010118988.7

    申请日:2020-02-26

    Abstract: 提供了一种数据储存装置。数据储存装置包括:装置控制器的第一功能块,其被配置为接收用户数据并执行第一数据处理;第一缓冲存储器,其连接到所述第一功能块,并且被配置为将进行过所述第一数据处理的用户数据存储为第一处理数据;装置控制器的第二功能块,其被配置为接收基于所述第一处理数据确定的数据写入命令;以及非易失性存储器,其连接到所述第二功能块,并且被配置为接收和存储在所述第一缓冲存储器中存储的数据。在将所述数据写入命令提供给所述第二功能块之前,将所述用户数据提供给所述第一功能块。

Patent Agency Ranking