公开(公告)号：CN120035214A

公开(公告)日：2025-05-23

申请号：CN202411088047.8

申请日：2024-08-09

Applicant: 三星电子株式会社

Inventor： 黄圭晚 ,  裵珍镐 ,  郑在原 ,  朴星一

IPC: H10D84/85 ,  H10D84/83 ,  H10D84/03 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

Abstract: 一种半导体器件包括下晶体管和位于比下晶体管高的垂直水平处的上晶体管。下晶体管包括下源极/漏极区以及与下源极/漏极区的侧表面接触的下栅极结构和下隔离绝缘层。上晶体管包括上源极/漏极区以及与上源极/漏极区的侧表面接触的上栅极结构和上隔离绝缘层。下隔离绝缘层的底表面位于与下栅极结构的底表面相同的垂直水平处。

公开(公告)号：CN116053276A

公开(公告)日：2023-05-02

申请号：CN202211317355.4

申请日：2022-10-26

Applicant: 三星电子株式会社

Inventor： 朴星一 ,  朴宰贤 ,  河大元 ,  黄圭晚

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供了一种三维半导体器件。该三维半导体器件包括：第一有源区，在基板上并包括沿着第一方向交替布置的多个下沟道图案和多个下源极/漏极图案；第二有源区，在第一有源区上并包括沿着第一方向交替布置的多个上沟道图案和多个上源极/漏极图案；第一栅电极，在所述多个下沟道图案中的第一下沟道图案上和在所述多个上沟道图案中的第一上沟道图案上；以及第二栅电极，在所述多个下沟道图案中的第二下沟道图案上和在所述多个上沟道图案中的第二上沟道图案上。第二栅电极可以包括下栅电极、上栅电极以及插置在其间的隔离图案。