-
公开(公告)号：CN117858499A
公开(公告)日：2024-04-09
申请号：CN202311256582.5
申请日：2023-09-26
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: H10B12/00
Abstract: 一种半导体器件包括：衬底，具有第一区域和第二区域；半导体图案，在第一区域上沿第一水平方向彼此间隔开，其中，半导体图案中的每个半导体图案具有在第一水平方向上彼此相对的第一侧表面和在第二水平方向上彼此相对的第二侧表面，第一水平方向和第二水平方向平行于衬底的上表面，第二水平方向垂直于第一水平方向；栅图案，围绕每个半导体图案的上表面、下表面和第一侧表面；以及着接图案，在第二区域上沿第一水平方向与半导体图案间隔开，并且电连接到栅图案。着接图案包括半导体材料层和覆盖半导体材料层的至少一个表面的导电材料层。
-
Patent Agency Ranking
公开(公告)号：CN117956793A
公开(公告)日：2024-04-30
申请号：CN202311408738.7
申请日：2023-10-26
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: H10B12/00
Abstract: 可以提供一种半导体存储器件，该半导体存储器件包括：半导体层，包括在基板上在第一水平方向上排列的源极区、沟道区和漏极区；单元电容器，在基板上在第一水平方向上延伸，并包括下电极层、电容器电介质膜和连接到源极区的上电极层；位线，在基板上在垂直方向上延伸并且连接到漏极区；以及覆盖沟道区的栅极结构，该栅极结构包括在沟道区上的栅极电介质膜和在栅极电介质膜上的栅电极膜，其中在垂直方向上，沟道区的面对源极区的一端的第一厚度大于沟道区的面对漏极区的另一端的第二厚度。
-
公开(公告)号：CN118102713A
公开(公告)日：2024-05-28
申请号：CN202311444893.4
申请日：2023-11-01
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: H10B12/00
Abstract: 提供了一种半导体存储器装置。该半导体存储器装置包括源极层、半导体层和漏极层，在基底上沿第一水平方向布置，半导体层包括半导体突起结构；单元电容器，在基底上沿第一水平方向延伸，并且包括上电极层、电容器介电膜和连接到漏极层的下电极层；位线，在基底上沿竖直方向延伸并且连接到源极层；以及栅极结构，覆盖半导体突起结构并且包括在半导体突起结构上的栅极介电膜和在栅极介电膜上的栅电极膜。半导体突起结构的面对漏极层的端部部分的第一厚度的值大于半导体突起结构的面对源极层的另一端部部分的第二厚度的值。
-
公开(公告)号：CN117858498A
公开(公告)日：2024-04-09
申请号：CN202311245359.0
申请日：2023-09-25
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: H10B12/00
Abstract: 一种半导体器件包括：衬底；多个半导体图案，在衬底上沿第一水平方向彼此间隔开，其中，多个半导体图案中的每个半导体图案具有在第一水平方向上彼此相对的第一侧表面和在第二水平方向上彼此相对的第二侧表面，第一水平方向和第二水平方向平行于衬底的上表面，第二水平方向垂直于第一水平方向；源/漏区，在多个半导体图案中的每个半导体图案的第二侧表面上；多个栅图案，围绕多个半导体图案中的每个半导体图案的上表面、下表面和第一侧表面；多个导线图案，将多个栅图案彼此连接；以及数据存储结构，在第二水平方向上平行于多个半导体图案。
-
-
-
-
Search Results
6
records
(took 0.022 seconds)
