公开(公告)号：CN103208262B

公开(公告)日：2016-12-21

申请号：CN201210539284.2

申请日：2012-12-13

Applicant: 三星电子株式会社

Inventor： 尹铢浣 ,  权英根 ,  金智善 ,  尹宁秀 ,  蔡钟哲

IPC: G09G3/36

CPC classification number: H03K3/012 ,  G09G3/3674 ,  G09G2310/0286 ,  G09G2330/021 ,  G11C19/184 ,  G11C19/28

Abstract: 一种栅极驱动电路包括：上拉控制部、上拉部、进位部、第一下拉部、以及第二下拉部。上拉控制部将来自之前的级的进位信号施加到第一节点。上拉部输出基于时钟信号的第N栅极输出信号。进位部响应于施加到第一节点的信号，输出基于时钟信号的第N进位信号。第一下拉部包括彼此串联连接的多个晶体管。第一下拉部响应于之后的级的进位信号，将第一节点处的信号下拉到第二截止电压。第二下拉部响应于之后的级的进位信号，将第N栅极输出信号下拉到第一截止电压。

公开(公告)号：CN102116983A

公开(公告)日：2011-07-06

申请号：CN201010574318.2

申请日：2010-11-29

Applicant: 三星电子株式会社

Inventor： 文盛载 ,  金东奎 ,  李成荣 ,  金智善

IPC: G02F1/1362 ,  G02F1/1368 ,  G02F1/133

CPC classification number: G09G3/3614 ,  G02F1/136286 ,  G02F2201/52 ,  G09G3/3607 ,  G09G2300/0426 ,  G09G2300/0452 ,  G09G2320/0233

Abstract: 在显示设备中，多个像素沿第一方向和第二方向布置，各个像素包括至少一个点。多条数据线在沿第一方向延伸的同时设置在两个相邻点之间。多条栅线在沿第二方向延伸的同时设置在两个相邻点之间。在沿第一方向布置在第m条数据线和第(m+1)条数据线之间的点中，至少一个第一点连接到第m条数据线和第(m+1)条数据线中的一条，至少一个第二点连接到第(m-1)条数据线和第(m+2)条数据线中的一条。因此，包括四个点或偶数个点的显示设备的显示质量得到改善。

公开(公告)号：CN103208262A

公开(公告)日：2013-07-17

申请号：CN201210539284.2

申请日：2012-12-13

Applicant: 三星电子株式会社

Inventor： 尹铢浣 ,  权英根 ,  金智善 ,  尹宁秀 ,  蔡钟哲

IPC: G09G3/36

CPC classification number: H03K3/012 ,  G09G3/3674 ,  G09G2310/0286 ,  G09G2330/021 ,  G11C19/184 ,  G11C19/28

Abstract: 一种栅极驱动电路包括：上拉控制部、上拉部、进位部、第一下拉部、以及第二下拉部。上拉控制部将来自之前的级的进位信号施加到第一节点。上拉部输出基于时钟信号的第N栅极输出信号。进位部响应于施加到第一节点的信号，输出基于时钟信号的第N进位信号。第一下拉部包括彼此串联连接的多个晶体管。第一下拉部响应于之后的级的进位信号，将第一节点处的信号下拉到第二截止电压。第二下拉部响应于之后的级的进位信号，将第N栅极输出信号下拉到第一截止电压。