-
公开(公告)号：CN119181403A
公开(公告)日：2024-12-24
申请号：CN202410552975.9
申请日：2024-05-07
Applicant: 三星电子株式会社
Abstract: 本申请涉及光学存储器模块和包括该光学存储器模块的光学计算系统。光学存储器模块包括衬底、衬底上的第一存储器控制器以及衬底上的多个第一存储器设备。第一存储器控制器包括第一收发器。第一收发器通过第一光学互连接收第一光学输入信号或通过第一光学互连输出第一光学输出信号。第一存储器控制器通过第一收发器和第一光学互连光学地连接到位于光学存储器模块外部的光学逻辑模块。该多个第一存储器设备由第一存储器控制器控制，并且由光学逻辑模块通过第一存储器控制器、第一收发器和第一光学互连来访问。
-
公开(公告)号：CN118804606A
公开(公告)日：2024-10-18
申请号：CN202410365277.8
申请日：2024-03-28
Applicant: 三星电子株式会社
IPC: H10B80/00 , H01L23/48 , H01L23/488 , H01L23/52
Abstract: 一种根据本公开的示例实施例的半导体封装件包括：封装基板；以及第一存储器裸片至第三存储器裸片，所述第一存储器裸片至所述第三存储器裸片设置在所述封装基板上并且沿与所述封装基板的上表面垂直的第一方向顺序地堆叠，并且所述第一存储器裸片和所述第二存储器裸片在没有凸块的情况下彼此附接，并且所述第二存储器裸片和所述第三存储器裸片通过多个凸块彼此附接。
-
公开(公告)号：CN111090538B
公开(公告)日：2024-08-06
申请号：CN201910590044.7
申请日：2019-07-02
Applicant: 三星电子株式会社
Abstract: 本公开涉及存储器模块及操作包括该存储器模块的存储器系统的方法。该存储器模块包括：第一纠错码存储器和多个第一数据存储器的第一通道；以及第二纠错码存储器和多个第二数据存储器的第二通道。第一数据存储器利用存储器控制器发送多个第一数据集中的对应的第一数据集。第一数据集与突发长度相对应。第二数据存储器利用存储器控制器发送多个第二数据集中的对应的第二数据集。第二数据集与突发长度相对应。第一纠错码存储器存储用于检测存储在多个第一数据存储器中的所有多个第一数据集中的至少一个错误的第一子奇偶校验数据。第二纠错码存储器存储用于检测存储在多个第二数据存储器中的所有多个第二数据集中的至少一个错误的第二子奇偶校验数据。
-
公开(公告)号：CN118116434A
公开(公告)日：2024-05-31
申请号：CN202310833589.2
申请日：2023-07-07
Applicant: 三星电子株式会社
IPC: G11C11/4096 , G11C11/408 , G11C11/4091
Abstract: 一种半导体存储器件包括：单元阵列，包括多个存储体；命令解码器，配置为对从半导体存储器件的外部输入的读/写命令、读命令和写命令进行解码；地址解码器，接收读地址和写地址；输入接收器，配置为将通过写数据焊盘输入的写数据发送到与写地址相对应的存储体的全局I/O驱动器；以及输出驱动器，配置为将从与读地址相对应的存储体的I/O读出放大器输出的读数据发送到读数据焊盘，其中，写数据经由写数据焊盘以单倍数据速率方法输入，并在不经过解串行化处理的情况下被发送到全局I/O驱动器，并且读数据在不经过串行化处理的情况下从I/O读出放大器被发送到读数据焊盘。在一些实施例中，半导体存储器件通过混合铜接合来电地并物理地耦接到中央处理单元。
-
公开(公告)号：CN109767806A
公开(公告)日：2019-05-17
申请号：CN201811267790.4
申请日：2018-10-29
Applicant: 三星电子株式会社
Abstract: 本申请提供了自适应错误检查与校正的半导体存储器装置和存储器系统。所述半导体存储器装置包括存储器单元阵列和错误检查与校正(ECC)电路。所述ECC电路基于与写数据相对应的片内集成ECC电平来执行对存储在所述存储器单元阵列中的写数据的ECC编码，以及执行对与从所述存储器单元阵列读出的写数据相对应的读数据的ECC解码。所述片内集成ECC电平是根据写数据的重要程度，在多个片内集成ECC电平中确定的。
-
Patent Agency Ranking
公开(公告)号：CN119271118A
公开(公告)日：2025-01-07
申请号：CN202410782585.0
申请日：2024-06-17
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 提供了一种存储器件，该存储器件包括连接到外部数据焊盘的内容可寻址存储器物理层。在写入操作期间，基于从外部数据焊盘接收到的第一数据，内容可寻址存储器物理层向存储单元阵列的与从外部设备接收到的地址相对应的所选择的存储单元发送从存储在内容可寻址存储单元阵列中的数据模式中选择的数据模式作为输入数据。在读取操作期间，基于从外部设备接收到的地址，内容可寻址存储器物理层将从存储单元阵列读取的输出数据与数据模式进行比较，并通过外部数据焊盘输出与比较结果匹配的数据模式相对应的内容可寻址存储器地址作为第二数据。
-
公开(公告)号：CN111090538A
公开(公告)日：2020-05-01
申请号：CN201910590044.7
申请日：2019-07-02
Applicant: 三星电子株式会社
Abstract: 本公开涉及存储器模块及操作包括该存储器模块的存储器系统的方法。该存储器模块包括：第一纠错码存储器和多个第一数据存储器的第一通道；以及第二纠错码存储器和多个第二数据存储器的第二通道。第一数据存储器利用存储器控制器发送多个第一数据集中的对应的第一数据集。第一数据集与突发长度相对应。第二数据存储器利用存储器控制器发送多个第二数据集中的对应的第二数据集。第二数据集与突发长度相对应。第一纠错码存储器存储用于检测存储在多个第一数据存储器中的所有多个第一数据集中的至少一个错误的第一子奇偶校验数据。第二纠错码存储器存储用于检测存储在多个第二数据存储器中的所有多个第二数据集中的至少一个错误的第二子奇偶校验数据。
-
-
公开(公告)号：CN119811445A
公开(公告)日：2025-04-11
申请号：CN202411022606.5
申请日：2024-07-29
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4063
Abstract: 一种存储器件，包括：第一核心管芯和第二核心管芯，包括多个存储单元并且沿第一方向堆叠；以及缓冲器管芯，沿第一方向与第一核心管芯和第二核心管芯堆叠，并且包括第一物理层和第二物理层，其中，缓冲器管芯被配置为通过第一物理层输出多个存储单元的数据，其中，通过沿第一方向穿过第一核心管芯和第二核心管芯的通孔来从第一核心管芯和第二核心管芯提供多个存储单元的数据，并且其中，第二物理层与第一物理层分离并被配置为接收来自外部的电力信号。
-
公开(公告)号：CN119495669A
公开(公告)日：2025-02-21
申请号：CN202410895746.7
申请日：2024-07-05
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H10B80/00
Abstract: 提供了半导体封装件。所述半导体封装件可包括：封装基底；多个上裸片，在封装基底的上侧上，并且布置为不彼此垂直叠置；多个电连接结构，在所述多个上裸片与封装基底之间，并且电连接到封装基底；下裸片，在封装基底上，并且布置为不与所述多个电连接结构垂直叠置；以及多个叠置电连接结构，布置在所述多个上裸片与下裸片的上表面之间，并且电连接到下裸片的上表面。所述多个上裸片中的每个可包括彼此垂直叠置的多个存储器裸片。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.01 seconds)
