-
公开(公告)号：CN112104822B
公开(公告)日：2024-07-02
申请号：CN202010503920.0
申请日：2020-06-05
Applicant: 三星电子株式会社
Abstract: 一种成像设备可以包括：时钟发生器，用于生成第一频率的第一输出时钟；链路层，用于生成用于改变第一频率并且输出包括第一帧信息的第一并行数据的控制信号；检测器，用于生成冲突避免命令，以在垂直消隐时间期间将第一频率改变为第二频率；以及频率改变器，用于从检测器接收冲突避免命令并且将频率改变命令发送到链路层。链路层基于频率改变命令向时钟发生器发送控制信号。垂直消隐时间是从不从链路层输出第一并行数据的第一时间点到输出第二并行数据的第二时间点的时间段。
-
公开(公告)号：CN112104822A
公开(公告)日：2020-12-18
申请号：CN202010503920.0
申请日：2020-06-05
Applicant: 三星电子株式会社
Abstract: 一种成像设备可以包括：时钟发生器，用于生成第一频率的第一输出时钟；链路层，用于生成用于改变第一频率并且输出包括第一帧信息的第一并行数据的控制信号；检测器，用于生成冲突避免命令，以在垂直消隐时间期间将第一频率改变为第二频率；以及频率改变器，用于从检测器接收冲突避免命令并且将频率改变命令发送到链路层。链路层基于频率改变命令向时钟发生器发送控制信号。垂直消隐时间是从不从链路层输出第一并行数据的第一时间点到输出第二并行数据的第二时间点的时间段。
-
公开(公告)号：CN100538830C
公开(公告)日：2009-09-09
申请号：CN200510092321.X
申请日：2005-08-26
Applicant: 三星电子株式会社
IPC: G11B7/0045 , G11B7/125 , G11B20/00 , H03L7/08
CPC classification number: G11B7/00456 , G11B7/0062 , G11B7/126 , H03L7/0805 , H03L7/0812 , H03L7/0891 , H04L7/0337
Abstract: 一种光(盘)驱动系统，包括基于DLL的多相时钟发生器电路，能够从具有800MHz或更高的频率的输入时钟产生32个不同相位。所述多相时钟发生器包括延迟锁定环(DLL)，DLL具有分频器，用于向在反馈环内的第一组的M个压控延迟单元输出N分频的时钟，并且DLL还包括在反馈环的外部的相同的一组M个压控延迟单元，用于延迟未划分的时钟，并且用于输出M个多相时钟。一种光驱动系统的光学驱动器电路，和一种用于实现写入策略的方法，所述写入策略用于防止在光盘上的相邻凹槽上写入的标记的“重叠”。所述电路和方法产生以在千兆频率范围内的高分辨率(例如T/32)转换的多个写入策略波形(信道)。
-
公开(公告)号：CN100375990C
公开(公告)日：2008-03-19
申请号：CN200310118857.5
申请日：2003-11-28
Applicant: 三星电子株式会社
IPC: G09G3/36
CPC classification number: G09G5/18 , G09G2330/06 , G09G2340/0414 , G09G2340/0421 , G09G2340/0435
Abstract: 一种能够减小电磁干扰的LCD驱动定标器利用扩频锁相环路(PLL)。在所述PLL中，多相压控振荡器响应从环路滤波器输出的电压而振荡，并输出定标器像素时钟信号和多个不同相位的振荡信号。当具有调整的帧频的水平同步信号被激发时，扩频处理器对参考像素时钟信号的时钟周期进行计数，并响应解码信号而顺序地输出多个振荡信号，所述解码信号每几个参考像素时钟信号周期的递增或递减。然后，将多个振荡信号输出到主分频器。所述主分频器通过多个振荡信号的频率分频来产生主分频器信号。将主分频器信号输入相频检测器。相频检测器检测预分频器信号和主分频器信号之间的相位差，并且输出相位差信号，因此定标器像素时钟信号的频率重复地变化。
-
公开(公告)号：CN114866713A
公开(公告)日：2022-08-05
申请号：CN202210111270.4
申请日：2022-01-29
Applicant: 三星电子株式会社
Abstract: 一种接口电路包括：第一发送电路，其经第一转移焊盘将第一信号输出至传输线；以及第二发送电路，其经第二转移焊盘将第二信号输出至传输线，第一发送电路包括具有开关的第一终端电阻块和连接在第一转移焊盘之间的第一终端电阻器，第二发送电路包括具有开关的第二终端电阻块和连接在第二转移焊盘之间的第二终端电阻器，并且当第一发送电路输出第一信号时，第二终端电阻块检测第一信号，并且当第一发送电路处于低功率操作模式时，第二终端电阻块将第二终端电阻器断开，并且当第一发送电路处于高速数据转移模式时，第二终端电阻块将第二终端电阻器连接。
-
Patent Agency Ranking
公开(公告)号：CN1504988A
公开(公告)日：2004-06-16
申请号：CN200310118857.5
申请日：2003-11-28
Applicant: 三星电子株式会社
IPC: G09G3/36
CPC classification number: G09G5/18 , G09G2330/06 , G09G2340/0414 , G09G2340/0421 , G09G2340/0435
Abstract: 一种能够减小电磁干扰的LCD驱动定标器利用扩频锁相环路(PLL)。在所述PLL中，多相压控振荡器响应从环路滤波器输出的电压而振荡，并输出定标器像素时钟信号和多个不同相位的振荡信号。当具有调整的帧频的水平同步信号被激发时，扩频处理器对参考像素时钟信号的时钟周期进行计数，并响应解码信号而顺序地输出多个振荡信号，所述解码信号每几个参考像素时钟信号周期的递增或递减。然后，将多个振荡信号输出到主分频器。所述主分频器通过多个振荡信号的频率分频来产生主分频器信号。将主分频器信号输入相频检测器。相频检测器检测预分频器信号和主分频器信号之间的相位差，并且输出相位差信号，因此定标器像素时钟信号的频率重复地变化。
-
公开(公告)号：CN102148951B
公开(公告)日：2015-10-28
申请号：CN201010614972.1
申请日：2010-12-30
Applicant: 三星电子株式会社
Inventor： 金好影
IPC: H04N5/765
CPC classification number: H04L25/0272 , G09G5/006 , G09G2330/021 , G09G2330/12 , G09G2370/047 , G09G2370/12 , H04N21/43635 , H04N21/44231
Abstract: 本发明提供了最小化跳变差分信令(TMDS)系统的发射器，其包括：电流源；一对开关，被配置成连接到电流源并且切换电流源的电流；以及监视单元，被配置成监视电流源和一对开关之间的连接节点的电势。一对开关分别通过第一线和第二线连接到TMDS系统的接收器。监控单元基于施加到接收器的电源电压和一对开关的电流切换，监视连接节点的电势。
-
公开(公告)号：CN102148951A
公开(公告)日：2011-08-10
申请号：CN201010614972.1
申请日：2010-12-30
Applicant: 三星电子株式会社
Inventor： 金好影
IPC: H04N5/765
CPC classification number: H04L25/0272 , G09G5/006 , G09G2330/021 , G09G2330/12 , G09G2370/047 , G09G2370/12 , H04N21/43635 , H04N21/44231
Abstract: 本发明提供了最小化跳变差分信令(TMDS)系统的发射器，其包括：电流源；一对开关，被配置成连接到电流源并且切换电流源的电流；以及监视单元，被配置成监视电流源和一对开关之间的连接节点的电势。一对开关分别通过第一线和第二线连接到TMDS系统的接收器。监控单元基于施加到接收器的电源电压和一对开关的电流切换，监视连接节点的电势。
-
公开(公告)号：CN101309080A
公开(公告)日：2008-11-19
申请号：CN200810142879.8
申请日：2008-02-05
Applicant: 三星电子株式会社 , 浦项工科大学校产学协力团
CPC classification number: H03L7/0812 , H03L7/10
Abstract: 宽带多相输出延迟锁定环(DLL)电路可以在宽范围频率中操作并生成不同的相位。不同于传统的延迟单元串联的电压控制延迟线，DLL电路采用一具有电阻网络的延迟矩阵，因此串联的延迟单元的数目减少了，可以输出不同的相位，由于电阻网络引起的延迟间隔误差(相位误差)被最小化。延迟单元的电流被控制因此延迟矩阵中的延迟单元可以在宽范围频率中操作，并且延迟单元中并联电容的负载电容值可以被控制。
-
公开(公告)号：CN1755804A
公开(公告)日：2006-04-05
申请号：CN200510092321.X
申请日：2005-08-26
Applicant: 三星电子株式会社
IPC: G11B7/0045 , G11B7/125 , G11B20/00 , H03L7/08
CPC classification number: G11B7/00456 , G11B7/0062 , G11B7/126 , H03L7/0805 , H03L7/0812 , H03L7/0891 , H04L7/0337
Abstract: 一种光(盘)驱动系统，包括基于DLL的多相时钟发生器电路，能够从具有800MHz或更高的频率的输入时钟产生32个不同相位。所述多相时钟发生器包括延迟锁定环(DLL)，DLL具有分频器，用于向在反馈环内的第一组的M个压控延迟单元输出N分频的时钟，并且DLL还包括在反馈环的外部的相同的一组M个压控延迟单元，用于延迟未划分的时钟，并且用于输出M个多相时钟。一种光驱动系统的光学驱动器电路，和一种用于实现写入策略的方法，所述写入策略用于防止在光盘上的相邻凹槽上写入的标记的“重叠”。所述电路和方法产生以在千兆频率范围内的高分辨率(例如T/32)转换的多个写入策略波形(信道)。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.023 seconds)
