公开(公告)号：CN116209273A

公开(公告)日：2023-06-02

申请号：CN202211194996.5

申请日：2022-09-28

Applicant: 三星电子株式会社

Inventor： 金注男 ,  朴世准 ,  李载德 ,  金嘉银

IPC: H10B43/35 ,  H10B43/27

Abstract: 公开了一种半导体器件，可以包括：多个栅电极，在衬底上在竖直方向上彼此间隔开；多个沟道结构，贯穿多个栅电极并在竖直方向上延伸；以及多条位线，布置在多个沟道结构上并连接到多个沟道结构。多条位线可以包括在彼此不同的竖直高度处以构成至少两个层的多条下位线和多条上位线。多条上位线可以在第一水平方向上彼此间隔开，并在与第一水平方向垂直的第二水平方向上彼此平行地延伸。可以在多条下位线中的彼此相邻的两条下位线之间限定下扩展空间。

公开(公告)号：CN113948527A

公开(公告)日：2022-01-18

申请号：CN202110579621.X

申请日：2021-05-26

Applicant: 三星电子株式会社

Inventor： 孙仑焕 ,  金嘉银 ,  李贞硕

IPC: H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 一种三维半导体存储器件包括：外围电路结构，所述外围电路结构包括位于半导体衬底上的外围电路和连接到所述外围电路的定位焊盘；电极结构，所述电极结构位于所述外围电路结构上，所述电极结构包括垂直堆叠的电极；平坦化电介质层，所述平坦化电介质层覆盖所述电极结构；外围贯通插塞，所述外围贯通插塞与所述电极结构间隔开，所述外围贯通插塞穿透所述平坦化电介质层以连接到所述定位焊盘；导线，所述导线通过接触插塞分别连接到所述外围贯通插塞；以及至少一个虚设贯通插塞，所述至少一个虚设贯通插塞与所述外围贯通插塞中的第一外围贯通插塞相邻，所述至少一个虚设贯通插塞穿透所述平坦化电介质层并且与所述导线绝缘。

公开(公告)号：CN113394227A

公开(公告)日：2021-09-14

申请号：CN202110198791.3

申请日：2021-02-22

Applicant: 三星电子株式会社

Inventor： 金嘉银 ,  孙仑焕 ,  朴珠希 ,  赵晟元

IPC: H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

Abstract: 一种半导体存储器件和用于制造半导体存储器件的方法，所述器件包括：位于衬底上的外围逻辑结构；位于所述外围逻辑结构上的水平导电衬底；包括沿垂直方向堆叠的多个电极焊盘的堆叠结构；连接到所述水平导电衬底的板接触插塞；以及连接到所述下连接布线主体的第一穿透电极，其中，所述板接触插塞的上表面和所述第一穿透电极的上表面位于同一平面上，所述板接触插塞包括彼此直接连接的上部和下部，所述第一穿透电极包括彼此直接连接的上部和下部，远离所述板接触插塞的所述上表面和所述第一穿透电极的所述上表面移动，所述上部的宽度增大并且所述下部的宽度减小。

公开(公告)号：CN115224041A

公开(公告)日：2022-10-21

申请号：CN202210381847.3

申请日：2022-04-12

Applicant: 三星电子株式会社

Inventor： 金敬勳 ,  金嘉银 ,  朴珠希 ,  洪锡愚

IPC: H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/108 ,  H01L23/544 ,  G11C5/02

Abstract: 提供了半导体装置和包括该半导体装置的数据存储系统。半导体装置包括：基底，具有第一区域、围绕第一区域的第二区域和围绕第二区域的第三区域；存储器结构，在第一区域上；第一缺陷检测器，在第二区域上；以及坝结构，在第三区域上，其中，坝结构围绕第一缺陷检测器并且包括堆叠在第三区域上的多条导线。