使用多循环队列的主机控制器接口及其操作方法

    公开(公告)号:CN113760789A

    公开(公告)日:2021-12-07

    申请号:CN202110598848.9

    申请日:2021-05-31

    Abstract: 一种被配置为提供主机设备和存储设备之间的对接的主机控制器接口包括:处理电路;门铃寄存器,被配置为存储一个或多个第一队列的头指针和尾指针;以及条目缓冲器,被配置为存储来自一个或多个第一队列中的一个第一队列的第一命令,其中,该处理电路被配置为:确定一个或多个第一队列的命令被处理的次序,根据所确定的顺序对第一命令进行路由,使之被存储到该条目缓冲器内,并且对第一响应进行路由,使之被存储到一个或多个第二队列中的一个第二队列当中。

    存储器系统、包括存储器系统的电子设备及存储器控制器

    公开(公告)号:CN114296632A

    公开(公告)日:2022-04-08

    申请号:CN202111143816.6

    申请日:2021-09-28

    Abstract: 一种存储器系统包括存储器件。缓冲存储器被配置为存储准备传送(RTT)UFS协议信息单元(UPIU)和响应UPIU中的至少一者。缓冲存储器与存储器件分开实现。存储器控制器被配置为:响应于从外部主机接收到的读取请求从存储器件获取读取数据,并且向外部主机发送包括读取数据的读取数据包。当存在存储在缓冲存储器中的准备传送UPIU和响应UPIU中的至少一者时,存储器控制器在完成读取数据包的发送之前向外部主机发送准备传送UPIU和响应UPIU中的至少一者。

    用于执行高速链路启动的存储设备和包括其的存储系统

    公开(公告)号:CN114115713A

    公开(公告)日:2022-03-01

    申请号:CN202110981261.6

    申请日:2021-08-25

    Abstract: 提供了一种被配置为执行高速链路启动的存储设备和包括该存储设备的存储系统。存储系统通过主机和存储设备之间的多个通道当中的连接的发送通道和连接的接收通道执行数据通信。主机向连接的接收通道发送连接的发送通道的小于第一时间段的激活时段,并且存储设备接收连接的接收通道的小于第一时间段的激活时段。主机和存储设备基于小于第一时间段的激活时段,通过连接的发送通道和连接的接收通道在高速模式下执行链路启动。

Patent Agency Ranking