半导体器件以及包括半导体器件的数据存储系统

    公开(公告)号:CN118591186A

    公开(公告)日:2024-09-03

    申请号:CN202410185545.8

    申请日:2024-02-19

    Abstract: 提供了半导体器件以及包括半导体器件的数据存储系统。所述半导体器件包括:第一半导体结构,其包括基板、位于所述基板上的电路器件、和位于所述电路器件上的电路互连线;以及第二半导体结构,其位于所述第一半导体结构上并且具有第一区域和第二区域,其中,所述第二半导体结构包括:板层;栅电极;第一沟道结构,其位于所述第一区域中;第二沟道结构,其位于所述第一区域中;以及接触插塞,其位于所述第二区域中,所述栅电极包括在所述第一区域中在所述垂直方向上具有第一厚度的第一栅电极以及在所述第一区域中在所述垂直方向上具有大于所述第一厚度的第二厚度的第二栅电极,并且所述第二栅电极公共地连接到所述接触插塞中的一个接触插塞。

    半导体装置
    2.
    发明授权

    公开(公告)号:CN112420713B

    公开(公告)日:2025-04-29

    申请号:CN202010644361.5

    申请日:2020-07-07

    Abstract: 提供了一种半导体装置。所述半导体装置包括:外围电路区域,位于第一基底上并且包括电路器件;存储器单元区域,位于覆盖在第一基底上的第二基底上,其中,存储器单元区域包括在与第二基底的上表面垂直的第一方向上彼此间隔开地堆叠的栅电极;以及沟道结构,在第二基底上竖直地延伸并且穿透栅电极。沟道结构可以包括沟道层。半导体装置包括具有贯通接触插塞的贯通布线区域,贯通接触插塞在第一方向上延伸并且使存储器单元区域和外围电路区域彼此电连接,其中,贯通布线区域包括围绕贯通接触插塞的绝缘区域。贯通布线区域还包括遍及贯通布线区域规则地布置并且包括沟道层的虚设沟道结构。

    半导体装置
    3.
    发明公开

    公开(公告)号:CN112420713A

    公开(公告)日:2021-02-26

    申请号:CN202010644361.5

    申请日:2020-07-07

    Abstract: 提供了一种半导体装置。所述半导体装置包括:外围电路区域,位于第一基底上并且包括电路器件;存储器单元区域,位于覆盖在第一基底上的第二基底上,其中,存储器单元区域包括在与第二基底的上表面垂直的第一方向上彼此间隔开地堆叠的栅电极;以及沟道结构,在第二基底上竖直地延伸并且穿透栅电极。沟道结构可以包括沟道层。半导体装置包括具有贯通接触插塞的贯通布线区域,贯通接触插塞在第一方向上延伸并且使存储器单元区域和外围电路区域彼此电连接,其中,贯通布线区域包括围绕贯通接触插塞的绝缘区域。贯通布线区域还包括遍及贯通布线区域规则地布置并且包括沟道层的虚设沟道结构。

Patent Agency Ranking