公开(公告)号：CN105428308B

公开(公告)日：2020-11-17

申请号：CN201510522886.0

申请日：2015-08-24

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  李禹镇 ,  金钟三 ,  刘禹炅 ,  李荣祥 ,  许珉

IPC: H01L21/768

Abstract: 一种制造半导体器件的方法包括：在包括下图案的基板上顺序地形成层间绝缘层和包括第一开口的硬掩模图案；利用硬掩模图案在层间绝缘层中形成暴露下图案的沟槽；形成衬垫层，该衬垫层包括沿着沟槽的侧壁和底表面形成的第一部分以及沿着硬掩模图案的顶表面形成的第二部分；在沟槽中形成暴露衬垫层的第二部分的牺牲图案；利用牺牲图案去除衬垫层的第二部分和硬掩模图案；以及在去除硬掩模图案之后，去除牺牲图案以暴露衬垫层的第一部分。

公开(公告)号：CN105428308A

公开(公告)日：2016-03-23

申请号：CN201510522886.0

申请日：2015-08-24

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  李禹镇 ,  金钟三 ,  刘禹炅 ,  李荣祥 ,  许珉

IPC: H01L21/768

Abstract: 一种制造半导体器件的方法包括：在包括下图案的基板上顺序地形成层间绝缘层和包括第一开口的硬掩模图案；利用硬掩模图案在层间绝缘层中形成暴露下图案的沟槽；形成衬垫层，该衬垫层包括沿着沟槽的侧壁和底表面形成的第一部分以及沿着硬掩模图案的顶表面形成的第二部分；在沟槽中形成暴露衬垫层的第二部分的牺牲图案；利用牺牲图案去除衬垫层的第二部分和硬掩模图案；以及在去除硬掩模图案之后，去除牺牲图案以暴露衬垫层的第一部分。