形成集成电路器件的方法
    1.
    发明公开

    公开(公告)号:CN112652572A

    公开(公告)日:2021-04-13

    申请号:CN202010993772.5

    申请日:2020-09-21

    Abstract: 提供了形成集成电路器件的方法。形成集成电路器件的方法可以包括在衬底上形成第一绝缘层和通路接触。衬底可以包括面对通路接触的上表面,通路接触可以在第一绝缘层中并且可以包括面对衬底的下表面以及与下表面相反的上表面。该方法还可以包括在通路接触上形成第二绝缘层和金属线。金属线可以在第二绝缘层中,并且可以包括面对衬底并且与通路接触的上表面接触的下表面。金属线的下表面和金属线与通路接触之间的界面均可以在与衬底的上表面平行的水平方向上具有第一宽度。

    包括自对准超级过孔的过孔结构及其制造方法

    公开(公告)号:CN114388432B

    公开(公告)日:2024-07-19

    申请号:CN202110978915.X

    申请日:2021-08-25

    Abstract: 提供了包括自对准超级过孔的过孔结构及其制造方法。一种半导体装置结构包括:至少一个金属间层,在竖直方向上堆叠;以及第一过孔结构,穿透所述至少一个金属间层,其中,在所述至少一个金属间层中,所述第一过孔结构的第一竖直侧不接触阻挡金属图案,而第一过孔结构的与第一过孔结构的第一竖直侧相对的第二竖直侧接触阻挡金属图案。

    半导体器件和制造其的方法
    3.
    发明公开

    公开(公告)号:CN115223993A

    公开(公告)日:2022-10-21

    申请号:CN202210386209.0

    申请日:2022-04-13

    Inventor: 裵泰龙 徐训硕

    Abstract: 提供了一种半导体器件和制造其的方法。该半导体器件包括前道工序(FEOL)结构和连接到FEOL结构的后道工序(BEOL)结构,其中FEOL结构包括至少一个源极/漏极区和至少一个栅极结构,BEOL结构包括:以相同节距排列成一行的多条第一精细金属线,所述多条第一精细金属线中的每条具有相同的宽度;以及形成在所述多条第一精细金属线的一侧的至少一条第一宽金属线,第一宽金属线具有比第一精细金属线的宽度大的宽度,以及其中所述多条第一精细金属线中的每条包括与第一宽金属线中包括的材料不同的材料。

    包括金属布线的集成电路器件及其形成方法

    公开(公告)号:CN114068483A

    公开(公告)日:2022-02-18

    申请号:CN202110490472.X

    申请日:2021-05-06

    Inventor: 裵泰龙 徐训硕

    Abstract: 提供了集成电路器件及其形成方法。集成电路器件可以包括第一绝缘层和在第一绝缘层上的多条金属布线。所述多条金属布线可以包括第一金属布线和第二金属布线,第一金属布线包括第一上表面和面对第一绝缘层的第一下表面,第二金属布线包括第二上表面和面对第一绝缘层并且与第一下表面共面的第二下表面。第一金属布线可以具有从第一下表面到第一上表面单调减小的第一宽度,并且第二金属布线可以具有从第二下表面到第二上表面单调增大的第二宽度。

    包括自对准超级过孔的过孔结构及其制造方法

    公开(公告)号:CN114388432A

    公开(公告)日:2022-04-22

    申请号:CN202110978915.X

    申请日:2021-08-25

    Abstract: 提供了包括自对准超级过孔的过孔结构及其制造方法。一种半导体装置结构包括:至少一个金属间层,在竖直方向上堆叠;以及第一过孔结构,穿透所述至少一个金属间层,其中,在所述至少一个金属间层中,所述第一过孔结构的第一竖直侧不接触阻挡金属图案,而第一过孔结构的与第一过孔结构的第一竖直侧相对的第二竖直侧接触阻挡金属图案。

Patent Agency Ranking