公开(公告)号：CN110620149B

公开(公告)日：2024-03-01

申请号：CN201910384004.7

申请日：2019-05-09

Applicant: 三星电子株式会社

Inventor： 金琯英 ,  A.伊瓦纽科维赫 ,  申辉澈 ,  韩美珍

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/40 ,  H01L29/08 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

Abstract: 本发明公开一种集成电路器件，该集成电路器件包括：块衬底，包括第一导电类型阱和第二导电类型漂移区；堆叠图案，设置在块衬底上并且包括在第二导电类型漂移区上的掩埋绝缘图案和在掩埋绝缘图案上的半导体主体图案；栅极绝缘层，在第一导电类型阱的上表面上以及在堆叠图案的侧壁和上表面上；以及栅电极，在栅极绝缘层上。栅电极包括与第一导电类型阱相对的第一栅极部分以及与第二导电类型漂移区相对的第二栅极部分，其中栅极绝缘层在第一栅极部分与第一导电类型阱之间，栅极绝缘层和堆叠图案在第二栅极部分与第二导电类型漂移区之间。

公开(公告)号：CN110620149A

公开(公告)日：2019-12-27

申请号：CN201910384004.7

申请日：2019-05-09

Applicant: 三星电子株式会社

Inventor： 金琯英 ,  A.伊瓦纽科维赫 ,  申辉澈 ,  韩美珍

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/40 ,  H01L29/08 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

Abstract: 本发明公开一种集成电路器件，该集成电路器件包括：块衬底，包括第一导电类型阱和第二导电类型漂移区；堆叠图案，设置在块衬底上并且包括在第二导电类型漂移区上的掩埋绝缘图案和在掩埋绝缘图案上的半导体主体图案；栅极绝缘层，在第一导电类型阱的上表面上以及在堆叠图案的侧壁和上表面上；以及栅电极，在栅极绝缘层上。栅电极包括与第一导电类型阱相对的第一栅极部分以及与第二导电类型漂移区相对的第二栅极部分，其中栅极绝缘层在第一栅极部分与第一导电类型阱之间，栅极绝缘层和堆叠图案在第二栅极部分与第二导电类型漂移区之间。