公开(公告)号：CN105448764B

公开(公告)日：2020-09-22

申请号：CN201510599734.0

申请日：2015-09-18

Applicant: 三星电子株式会社

Inventor： 元孝植 ,  玄大埈 ,  郑光钰

IPC: H01L21/66

Abstract: 提供了一种用于测试半导体装置的多个晶体管的方法。所述方法包括利用前段制程(FEOL)工艺形成多个元件或多个逻辑单元；利用多个元件或多个逻辑单元中的至少一个来形成选择逻辑器；使选择逻辑器与多个晶体管连接，形成用于使选择逻辑器的输入端子与多个晶体管的漏极端子或源极端子连接的焊盘；利用选择逻辑器顺序地选择多个晶体管并测量所述多个晶体管之中的所选择的晶体管的电特性。

公开(公告)号：CN105448764A

公开(公告)日：2016-03-30

申请号：CN201510599734.0

申请日：2015-09-18

Applicant: 三星电子株式会社

Inventor： 元孝植 ,  玄大埈 ,  郑光钰

IPC: H01L21/66

CPC classification number: H01L22/14 ,  G01R31/2601 ,  G01R31/2621 ,  G01R31/2856 ,  G11C11/417 ,  G11C29/50 ,  G11C2029/0403 ,  G11C2029/5004 ,  G11C2029/5006 ,  H01L21/823475 ,  H01L22/32 ,  H01L22/34

Abstract: 提供了一种用于测试半导体装置的多个晶体管的方法。所述方法包括利用前段制程(FEOL)工艺形成多个元件或多个逻辑单元；利用多个元件或多个逻辑单元中的至少一个来形成选择逻辑器；使选择逻辑器与多个晶体管连接，形成用于使选择逻辑器的输入端子与多个晶体管的漏极端子或源极端子连接的焊盘；利用选择逻辑器顺序地选择多个晶体管并测量所述多个晶体管之中的所选择的晶体管的电特性。