公开(公告)号：CN100429725C

公开(公告)日：2008-10-29

申请号：CN200410102344.X

申请日：2004-10-22

Applicant: 三星电子株式会社

Inventor： 金基喆 ,  高光旭 ,  裵金钟 ,  金相秀 ,  林宝丽

IPC: G11C16/10 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/0425

Abstract: 本发明提供了一种非易失性存储器件的编程方法，其包括非易失性存储器件的预编程和已预编程的非易失性存储器件的主编程。非易失性存储器件可包括顺序叠置在半导体衬底上的隧道介电层、电荷存储层、阻挡介电层和栅电极。电荷存储层可以是电浮置的导电层或具有陷阱点的介电层。通过在执行预编程之后执行主编程以增加非易失性存储器件的阈值电压，编程电流可以被有效地减少。

公开(公告)号：CN1323439C

公开(公告)日：2007-06-27

申请号：CN200410092147.4

申请日：2004-09-27

Applicant: 三星电子株式会社

Inventor： 金基喆 ,  曹寅昱 ,  李秉镇 ,  金相秀 ,  林宝丽

IPC: H01L27/10 ,  H01L27/115 ,  H01L21/82

CPC classification number: H01L29/792 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42332 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/66833

Abstract: 本发明公开了一种采用多个介电纳米团簇的永久性存储单元及其制造方法。在一实施方式中，所述永久性存储单元包括具有沟道区的半导体衬底。将控制栅设置于沟道区上。在沟道区和控制栅之间设置控制栅介电层。在沟道区和控制栅介电层之间设置多个介电纳米团簇。控制栅介电层将每个纳米团簇与相邻的纳米团簇分隔。在多个介电纳米团簇和沟道区之间设置隧道氧化物层。此外，在半导体衬底上形成源极和漏极。

公开(公告)号：CN1619704A

公开(公告)日：2005-05-25

申请号：CN200410102344.X

申请日：2004-10-22

Applicant: 三星电子株式会社

Inventor： 金基喆 ,  高光旭 ,  裵金钟 ,  金相秀 ,  林宝丽

IPC: G11C16/10 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/0425

Abstract: 提供了一种非易失性存储器件的编程方法，其包括非易失性存储器件的预编程和已预编程的非易失性存储器件的主编程。非易失性存储器件可包括顺序叠置在半导体衬底上的隧道介电层、电荷存储层、阻挡介电层和栅电极。电荷存储层可以是电浮置的导电层或具有陷阱点的介电层。通过在执行预编程之后执行主编程以增加非易失性存储器件的阈值电压，编程电流可以被有效地减少。

公开(公告)号：CN1607667A

公开(公告)日：2005-04-20

申请号：CN200410092147.4

申请日：2004-09-27

Applicant: 三星电子株式会社

Inventor： 金基喆 ,  曹寅昱 ,  李秉镇 ,  金相秀 ,  林宝丽

IPC: H01L27/10 ,  H01L27/115 ,  H01L21/82

CPC classification number: H01L29/792 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42332 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/66833

Abstract: 本发明公开了一种采用多个介电纳米团簇的永久性存储单元及其制造方法。在一实施方式中，所述永久性存储单元包括具有沟道区的半导体基底。将控制栅设置于沟道区上。在沟道区和控制栅之间设置控制栅介电层。在沟道区和控制栅介电层之间设置多个介电纳米团簇。控制栅介电层将每个纳米团簇与相邻的纳米团簇分隔。在多个介电纳米团簇和沟道区之间设置隧道氧化物层。此外，在半导体基底上形成源极和漏极。