公开(公告)号：CN100555636C

公开(公告)日：2009-10-28

申请号：CN200510131729.3

申请日：2005-12-16

Applicant: 三星电子株式会社

Inventor： 金汶庆 ,  李兆运 ,  朴允童 ,  金桢雨

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/84 ,  H01L27/1203

Abstract: 本发明涉及一种包括公共栅极的互补金属氧化物半导体(CMOS)薄膜晶体管、包括CMOS晶体管的逻辑器件、及CMOS薄膜晶体管的制造方法。在一个实施例中，CMOS薄膜晶体管包括基衬底和形成于基衬底上的半导体层。P沟道晶体管和N沟道晶体管形成于单一半导体层上以彼此相交且公共栅极形成于相交的区域。另外，肖特基势垒感应材料层形成于P沟道晶体管的源极和漏极上。

公开(公告)号：CN1815740A

公开(公告)日：2006-08-09

申请号：CN200510131729.3

申请日：2005-12-16

Applicant: 三星电子株式会社

Inventor： 金汶庆 ,  李兆运 ,  朴允童 ,  金桢雨

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/84 ,  H01L27/1203

Abstract: 本发明涉及一种包括公共栅极的互补金属氧化物半导体(CMOS)薄膜晶体管、包括CMOS晶体管的逻辑器件、及CMOS薄膜晶体管的制造方法。在一个实施例中，CMOS薄膜晶体管包括基衬底和形成于基衬底上的半导体层。P沟道晶体管和N沟道晶体管形成于单一半导体层上以彼此相交且公共栅极形成于相交的区域。另外，肖特基势垒感应材料层形成于P沟道晶体管的源极和漏极上。