-
公开(公告)号：CN115347867A
公开(公告)日：2022-11-15
申请号：CN202210454288.4
申请日：2022-04-27
Applicant: 三星电子株式会社
Abstract: 本公开涉及时钟产生电路和包括该时钟产生电路的无线通信设备。一种时钟产生电路包括：第一倍频器，被配置为基于具有第一频率的第一时钟信号产生具有第二频率的第二时钟信号；以及第二倍频器，被配置为基于第二时钟信号产生具有第三频率的第三时钟信号。第一倍频器包括：电路，被配置为控制第一时钟信号的占空比；延迟电路，被配置为接收占空比受控的时钟信号，并基于第二时钟信号的占空比延迟接收的信号以输出第一延迟时钟信号；以及XOR(异或)门，被配置为使用占空比受控的时钟信号和第一延迟时钟信号执行XOR计算以输出第二时钟信号。第二频率大于第一频率，并且第三频率大于第二频率。
-
Patent Agency Ranking
公开(公告)号：CN119105761A
公开(公告)日：2024-12-10
申请号：CN202410617393.4
申请日：2024-05-17
Applicant: 三星电子株式会社
Abstract: 提供了一种具有硬件优化编译的电子装置和方法。所述电子装置的操作方法包括：基于目标装置的硬件表示，通过将在目标装置的硬件表示中表示的硬件组件映射到一个或多个硬件组件特性和一个或多个驱动程序来生成映射；以及基于硬件表示来生成拓扑信息，所述拓扑信息表示在硬件表示中表示的目标装置的硬件组件之间的连接关系和依赖性，其中，硬件表示包括用所述一个或多个硬件组件特性和所述一个或多个驱动程序的表示标记的硬件组件的表示以及硬件组件之间的分层结构。
-
-
公开(公告)号：CN112653454A
公开(公告)日：2021-04-13
申请号：CN202011054351.2
申请日：2020-09-29
Applicant: 三星电子株式会社
IPC: H03L7/081
Abstract: 锁相环(PLL)电路可以包括压控振荡器、亚采样PLL电路和分数分频控制电路。分数分频控制电路可以包括：压控延迟线，路由反馈信号以生成延迟信息；复制压控延迟线，其上施加有延迟信息并且被配置为路由参考时钟信号以生成多个延迟参考时钟信号，每个延迟参考时钟信号被延迟多达不同的相应延迟时间；以及数字时间转换器DTC，被配置为根据多个延迟参考时钟信号生成选择参考时钟信号，并将选择参考时钟信号输出到亚采样PLL电路。
-
公开(公告)号：CN112242842A
公开(公告)日：2021-01-19
申请号：CN202010671165.7
申请日：2020-07-13
Applicant: 三星电子株式会社
IPC: H03L7/18
Abstract: 提供一种锁相环(PLL)电路和包括子采样电路的时钟发生器。所述PLL电路包括：压控振荡器，被配置为生成输出时钟；以及子采样PLL电路，被配置为：从所述压控振荡器接收所生成的所述输出时钟作为反馈，并且对接收到的所述输出时钟执行锁相操作。所述子采样PLL电路包括缓冲器，所述缓冲器被配置为缓冲接收到的所述输出时钟，所述子采样PLL电路还被配置为：基于所述缓冲器的特性随工艺、电压和温度(PVT)变化的变化，适应性地调整内部信号，以保持所述子采样PLL电路的环路带宽。
-
公开(公告)号：CN112104359A
公开(公告)日：2020-12-18
申请号：CN202010160173.5
申请日：2020-03-10
Applicant: 三星电子株式会社
Abstract: 提供时钟发生器、半导体装置和片上系统。所述时钟发生器包括：相位检测器、电压生成器、电压电流转换器以及振荡电路。电压生成器生成控制电压。电压电流转换器将控制电压转换为具有基于电阻器电路的电阻值的电平的内部电流，所述电阻值基于第一控制信息来设置。振荡电路生成具有基于内部电流的电平和电容器电路的电容值的频率的输出时钟，所述电容值基于第二控制信息来设置。时钟发生器响应于第一控制信息和第二控制信息，保持输出时钟的频率值并改变输出时钟的抖动特性。
-
-
-
-
-
Search Results
6
records
(took 0.035 seconds)
