公开(公告)号：CN111435664A

公开(公告)日：2020-07-21

申请号：CN201911399515.2

申请日：2019-12-27

Applicant: 三星电子株式会社

Inventor： 李亥濬 ,  安圣洙 ,  金荷那

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 提供了一种三维半导体存储器件。该存储器件包括：衬底，具有单元阵列区域以及与单元阵列区域相邻的连接区域，连接区域包括第一焊盘区域和第二焊盘区域；电极结构，包括堆叠在衬底上的电极，电极结构包括形成上部阶梯结构的上部；第一虚设结构，与电极结构的上部横向间隔开，并且设置在第一焊盘区域上；以及第二虚设结构，与电极结构的上部横向间隔开，并设置在第二焊盘区域上。第一虚设结构和第二虚设结构中的每一个包括虚设阶梯结构，并且第一虚设结构位于比第二虚设结构更高的水平面处。

公开(公告)号：CN116828844A

公开(公告)日：2023-09-29

申请号：CN202310085613.9

申请日：2023-01-18

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  李基硕 ,  李亥濬 ,  郑承宰

IPC: H10B12/00 ,  H10B63/00

Abstract: 半导体存储器件可以包括：下层，包括第一区域和第二区域，下层沿第一方向和垂直于第一方向的第二方向延伸；以及堆叠，包括沿垂直于第一方向和第二方向的第三方向交替堆叠的字线和层间绝缘图案，该堆叠具有在第二区域上的阶梯结构。字线可以沿第一方向从第一区域延伸到第二区域。每条字线可以包括在第一区域中的彼此平行延伸的子栅电极，以及在第二区域中的共同连接到子栅电极的字线焊盘。