公开(公告)号：CN110391134B

公开(公告)日：2024-04-30

申请号：CN201910289837.5

申请日：2019-04-11

Applicant: 三星电子株式会社

Inventor： 徐恩哲 ,  朴劲必 ,  朴斗焕 ,  朴成浩 ,  朴爱咏 ,  郑景民

IPC: H01L21/027 ,  H01L27/02 ,  H01L21/768

Abstract: 一种制造半导体器件的方法可以包括：在衬底上形成硬掩模层；使用第一光刻工艺在所述硬掩模层上形成第一模制图案；在所述第一模制图案上和在所述硬掩模层的由所述第一模制图案暴露的部分上共形地形成间隔物层；使用第二光刻工艺形成第一模制层。第一模制层可以具有暴露所述间隔物层的一部分的第一开口。所述方法可以包括：通过各向异性地蚀刻所述间隔物层的由所述第一开口暴露的所述部分来形成间隔物图案，直到暴露所述硬掩模层的顶表面的一部分；以及使用所述间隔物图案作为蚀刻掩模来图案化所述硬掩模层。

公开(公告)号：CN110391134A

公开(公告)日：2019-10-29

申请号：CN201910289837.5

申请日：2019-04-11

Applicant: 三星电子株式会社

Inventor： 徐恩哲 ,  朴劲必 ,  朴斗焕 ,  朴成浩 ,  朴爱咏 ,  郑景民

IPC: H01L21/027 ,  H01L27/02 ,  H01L21/768

Abstract: 一种制造半导体器件的方法可以包括：在衬底上形成硬掩模层；使用第一光刻工艺在所述硬掩模层上形成第一模制图案；在所述第一模制图案上和在所述硬掩模层的由所述第一模制图案暴露的部分上共形地形成间隔物层；使用第二光刻工艺形成第一模制层。第一模制层可以具有暴露所述间隔物层的一部分的第一开口。所述方法可以包括：通过各向异性地蚀刻所述间隔物层的由所述第一开口暴露的所述部分来形成间隔物图案，直到暴露所述硬掩模层的顶表面的一部分；以及使用所述间隔物图案作为蚀刻掩模来图案化所述硬掩模层。

公开(公告)号：CN106298642B

公开(公告)日：2019-05-28

申请号：CN201610478765.5

申请日：2016-06-27

Applicant: 三星电子株式会社

Inventor： 朴镇亨 ,  金咽姝 ,  金仁焕 ,  金田中 ,  朴劲必 ,  安正勋 ,  李相哲 ,  李峻宁 ,  李孝善

IPC: H01L21/768 ,  H01L23/528

CPC classification number: H01L21/823475 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76816 ,  H01L21/823431 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266

Abstract: 本发明公开了布线结构及其形成方法和包括该布线结构的半导体器件。在形成布线结构的方法中，形成具有第一开口的第一掩模，第一开口包括沿着第二方向延伸的第一部分和沿着第一方向延伸的第二部分。设计包括与第一开口的第一部分重叠的第二开口和各自与第一开口的第二部分重叠的第三开口的第二掩模。将第二掩模制造为包括通过扩大第二开口获得的第四开口。第四开口与第一开口的第一部分与第二部分之间的边界重叠。利用第一掩模和第二掩模蚀刻绝缘夹层，以形成对应于第四开口和第三开口的第一导通孔和第二导通孔以及对应于第一开口的沟槽。第一过孔和第二过孔以及布线被形成为填充第一导通孔和第二导通孔以及沟槽。

公开(公告)号：CN110676212A

公开(公告)日：2020-01-10

申请号：CN201910350463.3

申请日：2019-04-28

Applicant: 三星电子株式会社

Inventor： 朴斗焕 ,  朴成浩 ,  朴劲必 ,  裴泰龙 ,  徐恩哲

IPC: H01L21/768

Abstract: 提供了一种半导体器件。半导体器件包括设置在第一金属水平处的第一线路和第二线路，设置在与第一金属水平不同的第二金属水平处的第三线路和第四线路，直接连接第一线路和第三线路的第一通孔，设置在第一金属水平与第二金属水平之间并且连接至第二线路的第五线路，以及直接连接第四线路和第五线路的第二通孔。

公开(公告)号：CN106298642A

公开(公告)日：2017-01-04

申请号：CN201610478765.5

申请日：2016-06-27

Applicant: 三星电子株式会社

Inventor： 朴镇亨 ,  金咽姝 ,  金仁焕 ,  金田中 ,  朴劲必 ,  安正勋 ,  李相哲 ,  李峻宁 ,  李孝善

IPC: H01L21/768 ,  H01L23/528

CPC classification number: H01L21/823475 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76816 ,  H01L21/823431 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76877

Abstract: 本发明公开了布线结构及其形成方法和包括该布线结构的半导体器件。在形成布线结构的方法中，形成具有第一开口的第一掩模，第一开口包括沿着第二方向延伸的第一部分和沿着第一方向延伸的第二部分。设计包括与第一开口的第一部分重叠的第二开口和各自与第一开口的第二部分重叠的第三开口的第二掩模。将第二掩模制造为包括通过扩大第二开口获得的第四开口。第四开口与第一开口的第一部分与第二部分之间的边界重叠。利用第一掩模和第二掩模蚀刻绝缘夹层，以形成对应于第四开口和第三开口的第一导通孔和第二导通孔以及对应于第一开口的沟槽。第一过孔和第二过孔以及布线被形成为填充第一导通孔和第二导通孔以及沟槽。