-
公开(公告)号：CN110890375B
公开(公告)日：2024-04-05
申请号：CN201910461808.2
申请日：2019-05-30
Applicant: 三星电子株式会社
Abstract: 一种三维半导体器件包括经过第一沟道结构和第二沟道结构之间以及第一虚设沟道结构和第二虚设沟道结构之间的公共源极线，其中公共源极线和第一沟道结构之间在第一方向上的距离等于公共源极线和第二沟道结构之间在第一方向上的距离，并且公共源极线和第一虚设沟道结构之间在第一方向上的距离不同于公共源极线和第二虚设沟道结构之间在第一方向上的距离。
-
Patent Agency Ranking
公开(公告)号：CN110391244B
公开(公告)日：2024-05-28
申请号：CN201910283785.0
申请日：2019-04-10
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器件，其包括：基板，包括单元阵列区域和焊盘区域；堆叠结构，设置在基板的单元阵列区域和焊盘区域上，并包括栅电极；器件隔离层，与堆叠结构垂直地交叠并设置在基板的焊盘区域中；虚设垂直沟道部分，在基板的焊盘区域上穿进堆叠结构并设置在器件隔离层中；以及虚设半导体柱，设置在虚设垂直沟道部分和基板的与器件隔离层的一个侧壁接触的一部分之间。
-
公开(公告)号：CN108735754B
公开(公告)日：2023-04-28
申请号：CN201810358928.5
申请日：2018-04-20
Applicant: 三星电子株式会社
Abstract: 提供了一种包括堆叠结构的半导体器件。包括多个栅电极的堆叠结构垂直地堆叠在衬底上并在第一方向上延伸。沟道结构包括穿透堆叠结构的垂直沟道以及连接垂直沟道的水平沟道。水平沟道被提供在堆叠结构下方。第一下布线图案设置在衬底与堆叠结构之间并电连接到沟道结构。每个第一下布线图案包括在第一方向上具有彼此不同宽度的第一部分和第二部分。每个第一下布线图案在交叉第一方向的第二方向上延伸并在第二方向上跨过堆叠结构。
-
公开(公告)号：CN108735754A
公开(公告)日：2018-11-02
申请号：CN201810358928.5
申请日：2018-04-20
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11551
CPC classification number: H01L27/11565 , H01L23/5226 , H01L23/5283 , H01L23/53271 , H01L27/11519 , H01L27/11556 , H01L27/11582 , H01L29/0847
Abstract: 提供了一种包括堆叠结构的半导体器件。包括多个栅电极的堆叠结构垂直地堆叠在衬底上并在第一方向上延伸。沟道结构包括穿透堆叠结构的垂直沟道以及连接垂直沟道的水平沟道。水平沟道被提供在堆叠结构下方。第一下布线图案设置在衬底与堆叠结构之间并电连接到沟道结构。每个第一下布线图案包括在第一方向上具有彼此不同宽度的第一部分和第二部分。每个第一下布线图案在交叉第一方向的第二方向上延伸并在第二方向上跨过堆叠结构。
-
公开(公告)号：CN110890375A
公开(公告)日：2020-03-17
申请号：CN201910461808.2
申请日：2019-05-30
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
Abstract: 一种三维半导体器件包括经过第一沟道结构和第二沟道结构之间以及第一虚设沟道结构和第二虚设沟道结构之间的公共源极线，其中公共源极线和第一沟道结构之间在第一方向上的距离等于公共源极线和第二沟道结构之间在第一方向上的距离，并且公共源极线和第一虚设沟道结构之间在第一方向上的距离不同于公共源极线和第二虚设沟道结构之间在第一方向上的距离。
-
公开(公告)号：CN110391244A
公开(公告)日：2019-10-29
申请号：CN201910283785.0
申请日：2019-04-10
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
Abstract: 提供了一种半导体存储器件，其包括：基板，包括单元阵列区域和焊盘区域；堆叠结构，设置在基板的单元阵列区域和焊盘区域上，并包括栅电极；器件隔离层，与堆叠结构垂直地交叠并设置在基板的焊盘区域中；虚设垂直沟道部分，在基板的焊盘区域上穿进堆叠结构并设置在器件隔离层中；以及虚设半导体柱，设置在虚设垂直沟道部分和基板的与器件隔离层的一个侧壁接触的一部分之间。
-
-
-
-
-
Search Results
6
records
(took 0.018 seconds)
