-
公开(公告)号:CN113496751A
公开(公告)日:2021-10-12
申请号:CN202110081015.5
申请日:2021-01-21
Applicant: 三星电子株式会社
Abstract: 一种存储器设备,包括:响应于来自多个存储体的并行测试信号感测数据位的多个感测放大器电路;将来自多个感测放大器电路的每一个的数据位与测试位进行比较的多个比较器;以及逻辑电路,该逻辑电路接收多个比较器的输出信号并输出测试结果,其中多个比较器中的每一个接收测试位、演进的并行位测试(PBT)信号、至少一个测试忽略信号和测试通过信号,并且响应于演进的并行位测试(PBT)信号、至少一个逻辑状态测试设置信号和测试通过信号来比较数据位和测试位,并且响应于测试通过信号通过相应的存储体,而不管测试操作如何。