-
Patent Agency Ranking
公开(公告)号：CN107015940A
公开(公告)日：2017-08-04
申请号：CN201611005736.3
申请日：2016-11-14
Applicant: 三星电子株式会社
Inventor： 尹知镛
CPC classification number: G06F13/1668 , G06F12/0813 , G06F12/0866 , G06F13/1663 , G06F13/24 , G06F13/28 , G06F13/4068 , G06F2212/154 , G06F2212/60 , G06F2212/62 , H04W4/60 , Y02D10/14 , Y02D10/151 , G06F15/167 , G06F21/606
Abstract: 一种多处理器系统包含：第一处理器；第二处理器；配置为存储由第一处理器生成的数据和由第二处理器生成的数据的公共存储器；以及配置为在公共存储器与第一和第二处理器之间进行对接的存储器接口电路，第一处理器被配置为解调并解码通过无线通信接收的信号，并经由存储器接口电路将解码数据存储在公共存储器中，存储器接口电路被配置为读取并解密存储在公共存储器中的解码数据，并将解密数据存储在公共存储器中。
-
公开(公告)号：CN107015940B
公开(公告)日：2021-12-21
申请号：CN201611005736.3
申请日：2016-11-14
Applicant: 三星电子株式会社
Inventor： 尹知镛
Abstract: 一种多处理器系统包含：第一处理器；第二处理器；配置为存储由第一处理器生成的数据和由第二处理器生成的数据的公共存储器；以及配置为在公共存储器与第一和第二处理器之间进行对接的存储器接口电路，第一处理器被配置为解调并解码通过无线通信接收的信号，并经由存储器接口电路将解码数据存储在公共存储器中，存储器接口电路被配置为读取并解密存储在公共存储器中的解码数据，并将解密数据存储在公共存储器中。
-
公开(公告)号：CN108268280B
公开(公告)日：2023-07-21
申请号：CN201810005959.2
申请日：2018-01-03
Applicant: 三星电子株式会社
Inventor： 尹知镛
Abstract: 一种半导体装置的处理器及其操作方法。处理器包括：处理器核心；寄存器，选择性地在第一操作模式期间由外部硬件控制或者在第二操作模式期间由所述处理器核心控制；以及选择电路，接收在所述第一操作模式期间由所述外部硬件提供到所述寄存器的第一数据以及在所述第二操作模式期间由所述处理器核心提供到所述寄存器的第二数据。借此，在外部硬件与在处理器上操作的软件之间的数据高效地传送而不使用额外的存储器装置。
-
公开(公告)号：CN108268280A
公开(公告)日：2018-07-10
申请号：CN201810005959.2
申请日：2018-01-03
Applicant: 三星电子株式会社
Inventor： 尹知镛
Abstract: 一种半导体装置的处理器及其操作方法。处理器包括：处理器核心；寄存器，选择性地在第一操作模式期间由外部硬件控制或者在第二操作模式期间由所述处理器核心控制；以及选择电路，接收在所述第一操作模式期间由所述外部硬件提供到所述寄存器的第一数据以及在所述第二操作模式期间由所述处理器核心提供到所述寄存器的第二数据。借此，在外部硬件与在处理器上操作的软件之间的数据高效地传送而不使用额外的存储器装置。
-
公开(公告)号：CN102053649A
公开(公告)日：2011-05-11
申请号：CN201010532762.8
申请日：2010-11-05
Applicant: 三星电子株式会社
CPC classification number: G06F1/3203 , G06F1/324 , G06F1/3253 , Y02D10/126 , Y02D10/151
Abstract: 提供了用于增减动态总线时钟的装置和方法。用于增减动态总线时钟的装置包括：至少一个主模块；至少一个从模块；总线，用于传递由至少一个主模块和至少一个从模块发送和接收的数据；总线频率控制器，用于通过考虑至少一个主模块的活动信息来确定总线时钟频率；以及时钟生成器，用于生成由总线频率控制器确定的频率，并将所生成的频率提供给至少一个主模块、至少一个从模块和总线。
-
-
-
-
Search Results
5
records
(took 0.017 seconds)
