公开(公告)号：CN115811885A

公开(公告)日：2023-03-17

申请号：CN202211113052.0

申请日：2022-09-14

Applicant: 三星电子株式会社

Inventor： 金志泳 ,  崔茂林 ,  崔峻荣 ,  成政泰 ,  尹尚希 ,  全祐用

IPC: H10B43/35 ,  H10B43/50 ,  H10B43/27 ,  H10B41/35 ,  H10B41/50 ,  H10B41/27

Abstract: 一种制造三维半导体存储器装置的方法包括在第一基板的第一表面上形成外围电路结构，在第二基板的第一表面上形成单元阵列结构，以及将单元阵列结构附接到外围电路结构，使得第一基板的第一表面和第二基板的第一表面彼此面对。单元阵列结构可以通过在第二基板上形成背侧通路和初步接触焊盘并形成半导体层来形成。孔可以形成为穿透半导体层并暴露初步接触焊盘，并且可以通过去除初步接触焊盘的上部而形成，从而形成与半导体层分离的接触焊盘。该方法可以进一步包括在半导体层上形成堆叠、在堆叠上形成绝缘层、以及形成穿透绝缘层并连接到接触焊盘的接触插塞。

公开(公告)号：CN114582879A

公开(公告)日：2022-06-03

申请号：CN202111305802.X

申请日：2021-11-05

Applicant: 三星电子株式会社

Inventor： 崔茂林 ,  成政泰 ,  尹尚希 ,  全祐用 ,  崔峻荣 ,  黄允照

IPC: H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L25/18

Abstract: 一种非易失性存储器装置包括第一结构和键合到第一结构的第二结构。第二结构包括：低电阻导电层；公共源极线层，其位于低电阻导电层上；堆叠结构，其位于公共源极线层上方；多个沟道结构，其穿过堆叠结构的单元区域，并且接触公共源极线层；虚设沟道结构，其穿过堆叠结构的台阶区域，并且接触公共源极线层；第二绝缘结构，其位于堆叠结构上；多个第二键合焊盘，其位于第二绝缘结构上；以及第二互连结构，其位于第二绝缘结构中。

公开(公告)号：CN115206984A

公开(公告)日：2022-10-18

申请号：CN202210276622.1

申请日：2022-03-21

Applicant: 三星电子株式会社

Inventor： 崔茂林 ,  金志泳 ,  尹尚希

IPC: H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11578

Abstract: 提供了一种三维半导体存储器装置和电子系统。所述三维半导体存储器装置可以包括：第一衬底，其包括单元阵列区域和单元阵列接触区域；外围电路结构，其位于第一衬底上；以及单元阵列结构。单元阵列结构可以包括：堆叠件，其位于外围电路结构上；位于单元阵列区域上并且穿透堆叠件的第一竖直沟道结构和第二竖直沟道结构；以及第二衬底，其连接到第一竖直沟道结构和第二竖直沟道结构。堆叠件可以位于外围电路结构与第二衬底之间。第二衬底可以包括第一部分和第二部分。第一部分可以接触第一竖直沟道结构，并且可以掺杂第一导电类型。第二部分可以接触第二竖直沟道结构，并且可以掺杂与第一导电类型不同的第二导电类型。