-
公开(公告)号：CN115763422A
公开(公告)日：2023-03-07
申请号：CN202211057385.6
申请日：2022-08-31
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528 , H01L25/065 , H01L21/50
Abstract: 本申请提供了半导体器件、半导体封装件及其制造方法。一种半导体封装件，包括：第一半导体芯片，其具有第一衬底、位于第一衬底上的第一绝缘层和位于第一绝缘层上的多个第一接合焊盘，并且具有由第一绝缘层的上表面和多个第一接合焊盘的上表面构成的平坦的上表面；以及第二半导体芯片，其位于第一半导体芯片的上表面，并且具有第二衬底、位于第二衬底下方并且与第一绝缘层接触的第二绝缘层和位于第二绝缘层上并且分别与第一接合焊盘接触的多个第二接合焊盘，其中，第一绝缘层包括与第二绝缘层接触、嵌入在第一绝缘层中并且与多个第一接合焊盘间隔开的绝缘界面层。
-
公开(公告)号：CN115968207A
公开(公告)日：2023-04-14
申请号：CN202210843635.2
申请日：2022-07-18
Applicant: 三星电子株式会社
IPC: H10B80/00
Abstract: 一种半导体封装件，包括：第一半导体芯片，所述第一半导体芯片包括具有彼此相对的第一有源表面和第一无源表面的第一半导体衬底以及位于所述第一有源表面上的多个第一芯片焊盘；第二半导体芯片，所述第二半导体芯片包括具有彼此相对的第二有源表面和第二无源表面的第二半导体衬底以及位于所述第二有源表面上的多个第二芯片焊盘，所述第二半导体芯片堆叠在所述第一半导体芯片上使得所述第二有源表面面对所述第一无源表面；接合绝缘材料层，所述接合绝缘材料层介于所述第一半导体芯片与所述第二半导体芯片之间；以及多个接合焊盘，所述多个接合焊盘被所述接合绝缘材料层围绕，并且将所述第一半导体芯片电连接到所述第二半导体芯片。
-
公开(公告)号：CN115831697A
公开(公告)日：2023-03-21
申请号：CN202211025582.X
申请日：2022-08-25
Applicant: 三星电子株式会社
IPC: H01J37/32 , H01L21/67 , H01L21/3065
Abstract: 提供了一种干蚀刻装置、使用其的晶片蚀刻系统和干蚀刻方法。该干蚀刻装置包括：等离子体工艺腔室；边缘环，该边缘环布置在等离子体工艺腔室中并且晶片安装在该边缘环上；遮蔽环，在晶片的等离子体蚀刻工艺期间定位成在边缘环上方以第一垂直距离间隔开；操作单元，联接到遮蔽环并具有升高和降低遮蔽环的升降销；具有多个固定销的固定部分，该多个固定销在不同的位置处与升降销接合以固定遮蔽环的降低点；以及距离控制单元，控制固定部分以确定第一垂直距离，其中第一垂直距离由晶片和边缘环之间的第一水平距离确定。
-
公开(公告)号：CN115763408A
公开(公告)日：2023-03-07
申请号：CN202210794486.5
申请日：2022-07-07
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/485 , H01L21/768 , H01L21/60
Abstract: 公开了一种晶圆结构和一种半导体装置。该晶圆结构包括半导体基板，其包括芯片区域和划道区域。第一介电层在半导体基板的第一表面上，第二介电层在第一介电层上。介电图案在第一介电层和第二介电层之间。通孔件在半导体基板的芯片区域处穿透半导体基板的第一表面和第二表面，并且导电焊盘在第二介电层中并在通孔件上。介电图案包括在半导体基板的芯片区域上并与导电焊盘的底表面接触的蚀刻停止图案以及在半导体基板的划道区域上的对准键图案。
-
Patent Agency Ranking
公开(公告)号：CN115621229A
公开(公告)日：2023-01-17
申请号：CN202210751816.2
申请日：2022-06-28
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/485 , H01L21/768 , H01L25/18 , H10B80/00 , H01L23/488 , H01L21/60
Abstract: 提供了半导体器件及其制造方法。所述半导体器件包括：绝缘层，所述绝缘层位于衬底上；通路，所述通路从衬底内延伸并且延伸穿过所述衬底的一个面和在所述绝缘层中限定的沟槽的底面，使得所述通路的侧壁的一部分和顶面通过所述衬底暴露；以及焊盘，所述焊盘接触所述通路的所述侧壁的被暴露的所述一部分和所述顶面。所述焊盘填充所述沟槽。所述绝缘层包括位于所述衬底上的钝化层和位于所述钝化层上的保护层。在所述钝化层和所述保护层之间不存在蚀刻停止层。所述沟槽的底面的垂直高度高于所述衬底的一个面的垂直高度并且低于所述钝化层的顶面的垂直高度。
-
公开(公告)号：CN113540013A
公开(公告)日：2021-10-22
申请号：CN202011412819.0
申请日：2020-12-04
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L21/768 , H01L25/18
Abstract: 公开了一种半导体装置。所述半导体装置包括：过孔钝化层，设置在基底的非活性表面上并且包括凹部；贯穿电极，竖直穿透基底和过孔钝化层；以及过孔保护层，与过孔钝化层和贯穿电极共面并且填充所述凹部。所述凹部形成在过孔钝化层的顶表面中并且设置为与贯穿电极相邻。在水平剖视图中，过孔保护层具有围绕贯穿电极的带状。
-
公开(公告)号：CN115881632A
公开(公告)日：2023-03-31
申请号：CN202211097137.4
申请日：2022-09-08
Applicant: 三星电子株式会社
IPC: H01L21/78
Abstract: 一种制造半导体封装件的方法包括：在晶片上形成掩模层，所述晶片包括半导体衬底和绝缘层；通过执行第一激光开槽工艺在所述半导体衬底中形成凹槽；通过执行第二激光开槽工艺来扩展由所述第一激光开槽工艺打开的所述掩模层的开口；通过去除所述掩模层的一部分来暴露所述绝缘层的一部分；以及通过执行切割工艺切割所述半导体衬底，同时去除在所述暴露期间所暴露的所述绝缘层的所述一部分。
-
公开(公告)号：CN114242683A
公开(公告)日：2022-03-25
申请号：CN202110966811.7
申请日：2021-08-23
Applicant: 三星电子株式会社
IPC: H01L23/498
Abstract: 一种半导体封装件可包括：再分布衬底，其具有彼此相对的第一表面和第二表面；半导体芯片，其位于再分布衬底的第一表面上；以及焊料图案，其位于再分布衬底的第二表面上。再分布衬底可包括：底部突块图案，其耦接至焊料图案；第一再分布图案，其位于底部突块图案上，第一再分布图案包括第一穿通部分和第一导线部分；以及第一种子图案，其位于底部突块图案与第一再分布图案之间并且位于第一穿通部分的侧表面和第一导线部分的底表面上。第一种子图案的底表面可以位于比底部突块图案的顶表面更低的水平处。
-
公开(公告)号：CN113451257A
公开(公告)日：2021-09-28
申请号：CN202110249687.2
申请日：2021-03-08
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L25/065
Abstract: 一种半导体封装件，包括：半导体芯片；再分布层结构，所述再分布层结构设置在所述半导体芯片下方；凸块焊盘，所述凸块焊盘设置在所述再分布层结构下方，并且具有上部结构和下部结构，所述上部结构具有第一宽度，所述下部结构具有小于所述第一宽度的第二宽度；金属晶种层，所述金属晶种层沿着所述上部结构的下表面和所述下部结构的侧表面设置；绝缘层，所述绝缘层围绕所述再分布层结构和所述凸块焊盘；和凸块结构，所述凸块结构设置在所述凸块焊盘下方。第一底切设置在所述金属晶种层的与所述上部结构接触的一端处，第二底切设置在所述金属晶种层的与所述下部结构接触的另一端处。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.022 seconds)
