公开(公告)号：CN116092554A

公开(公告)日：2023-05-09

申请号：CN202211171080.8

申请日：2022-09-23

Applicant: 三星电子株式会社

Inventor： 安贤雅 ,  俞昌植 ,  朴珍宽 ,  尹声雨

IPC: G11C11/56

Abstract: 一种多路选择器包括：第一反相器，所述第一反相器用于接收第一数据并使所述第一数据反相；第二反相器，所述第二反相器用于接收第二数据并使所述第二数据反相；以及第一驱动器，所述第一驱动器连接到所述第一反相器的输出端并且连接到所述第二反相器的输出端。所述第一驱动器被配置为输出所述第一数据或所述第二数据作为输出数据。

公开(公告)号：CN116131826A

公开(公告)日：2023-05-16

申请号：CN202211424447.2

申请日：2022-11-14

Applicant: 三星电子株式会社

Inventor： 尹声雨 ,  朴珍宽 ,  安贤雅

IPC: H03K7/08

Abstract: 提供了一种半导体装置。所述半导体装置包括多个脉冲宽度调制电路，其中，各个脉冲宽度调制电路包括：第一反相器，用于将时钟信号反相并输出第一反相信号；或非门，用于对第一反相信号和第一逻辑信号执行或非运算并输出第二逻辑信号；以及第二反相器，用于将第二逻辑信号反相并输出第二反相信号。对于多个脉冲宽度调制电路之中的两个相邻的脉冲宽度调制电路，一个脉冲宽度调制电路的时钟信号相对于所述两个相邻的脉冲宽度调制电路之中的另一个脉冲宽度调制电路的时钟信号延迟预定相位，并且所述一个脉冲宽度调制电路的第二逻辑信号是所述另一个脉冲宽度调制电路的第一逻辑信号。

公开(公告)号：CN115250122A

公开(公告)日：2022-10-28

申请号：CN202210416821.8

申请日：2022-04-20

Applicant: 三星电子株式会社

Inventor： 俞昌植 ,  安贤雅

IPC: H03M9/00

Abstract: 提供了一种串行器和存储器装置。该串行器包括：数据输入电路，其被配置为并行地接收N个数据，其中，N为偶数；数据连接电路，其被配置为按照不同的布置接收具有不同的相位的内部时钟信号；以及数据输出电路，其被配置为在内部时钟信号中的每一个的单个周期中依次输出N个数据，其中，数据连接电路响应于内部时钟信号操作数据输出电路，使得数据输出电路在单个周期中的启用时段中输出N个数据中的对应的数据，并且在单个周期中的禁用时段中具有高阻抗状态。