公开(公告)号：CN112731761A

公开(公告)日：2021-04-30

申请号：CN202010687745.5

申请日：2020-07-16

Applicant: 三星电子株式会社

Inventor： 安兴培 ,  朴商五 ,  丁成坤

IPC: G03F1/70 ,  H01L21/027

Abstract: 一种制造光掩模组的方法包括：准备掩模布局，所述掩模布局包括在第一区域中彼此间隔开的多个第一布局图案，其中，所述多个第一布局图案中的彼此相邻的三个第一布局图案的中心点之间的距离分别具有不同的值；将成对的第一布局图案进行分组，其中，在所述成对的第一布局图案中彼此相邻的两个第一布局图案的中心点之间的距离不具有所述不同的值中的最小值，并将所述掩模布局划分为至少两个掩模布局图案；以及形成包括至少两个光掩模的光掩模组，每个所述光掩模包括与被划分为所述至少两个掩模布局的所述掩模布局中的对应掩模布局中所包括的所述第一布局图案对应的掩模图案。

公开(公告)号：CN117954443A

公开(公告)日：2024-04-30

申请号：CN202310945314.8

申请日：2023-07-28

Applicant: 三星电子株式会社

Inventor： 姜敬奂 ,  金正民 ,  安兴培

IPC: H01L27/02 ,  G03F7/20 ,  G06N3/0464 ,  G06N3/048 ,  G06N3/084 ,  G06N20/00 ,  G06N5/01

Abstract: 一种校正用于半导体工艺的布局的方法，包括：接收包括用于半导体工艺的布局图案的设计布局，以形成半导体器件的工艺图案，其中，设计布局包括与布局图案相关联的基于像素的图像和与布局图案相关联的边缘信息；使用将基于像素的图像作为输入的第一机器学习模型对设计布局执行第一布局校正操作；使用将边缘信息作为输入的与第一机器学习模型不同的第二机器学习模型对设计布局执行第二布局校正操作；以及基于第一布局校正操作的结果和第二布局校正操作的结果，获得包括与布局图案相对应的校正后的布局图案的校正后的设计布局。

公开(公告)号：CN114063381A

公开(公告)日：2022-02-18

申请号：CN202110724790.8

申请日：2021-06-29

Applicant: 三星电子株式会社

Inventor： 安兴培 ,  朴商五 ,  梁承薰

IPC: G03F1/36 ,  G03F1/76 ,  G03F1/80 ,  H01L21/027

Abstract: 本公开提供制造掩模的方法以及制造半导体器件的方法。一种制造掩模的方法可以包括：识别形成在基板上的最终图案中的误差图案；基于该误差图案校正第一目标图案；基于校正后的第一目标图案将第一掩模布局分割为多个第一段；以及通过偏移所述多个段当中的对应于第一最终目标的多个第一目标段来校正第一掩模布局。第一掩模布局可以包括第一延伸图案、设置为Z字形的最终目标以及对应于误差图案的第一最终目标，所述多个第一段中的每个可以对应于最终目标中的一个。