图像传感器单元和系统
    2.
    发明公开

    公开(公告)号:CN106067968A

    公开(公告)日:2016-11-02

    申请号:CN201610247794.0

    申请日:2016-04-20

    Abstract: 提供了一种图像传感器单元和系统。二维颜色信息和三维深度信息从二维像素阵列并行地获得。二维像素阵列布置在多个行的第一组中。所述阵列的第二组的行的像素可操作为产生二维颜色信息,阵列的第三组的行的像素可操作为产生三维深度信息。第一组的行包括第一行数,第二组的行包括等于或小于第一行数的第二行数,第三组的行包括等于或小于第二行数的第三行数。以交替的方式,从第二组的行中选择的行接收二维颜色信息,并且从第三组的行中选择的行来接收三维深度信息。

    神经处理器
    3.
    发明授权

    公开(公告)号:CN112513885B

    公开(公告)日:2024-02-27

    申请号:CN201980036663.X

    申请日:2019-06-21

    Abstract: 一种神经处理器。在一些实施例中,处理器包括:第一区块、第二区块、存储器和总线。总线可连接到存储器、第一区块和第二区块。第一区块可包括:第一权重寄存器、第二权重寄存器、激活缓冲器、第一乘法器和第二乘法器。激活缓冲器可被配置为包括:第一队列,连接到第一乘法器;和第二队列,连接到第二乘法器。第一队列可包括第一寄存器和与第一寄存器邻近的第二寄存器,第一寄存器是第一队列的输出寄存器。第一区块可被配置为:在第一状态下,在第一乘法器中将第一权重与来自第一队列的输出寄存器的激活相乘;并且在第二状态下,在第一乘法器中将第一权重与来自第一队列的第二寄存器的

    图像传感器、成像单元和生成灰阶图像的方法

    公开(公告)号:CN110779459B

    公开(公告)日:2022-08-05

    申请号:CN201910577426.6

    申请日:2019-06-28

    Abstract: 一种图像传感器包括时间分辨传感器和处理器。所述时间分辨传感器响应于探测到从物体反射的一个或多个光子而输出一对第一信号与第二信号。第一信号的振幅对所述第一信号的所述振幅和第二信号的振幅的和的第一比率与所探测到的所述一个或多个光子的飞行时间成比例。第二信号的振幅对第一信号的振幅和所述第二信号的所述振幅的和的第二比率与所探测到的所述一个或多个光子的所述飞行时间成比例。所述处理器基于所述一对第一信号与第二信号来确定反射光脉冲的物体的表面反射率且可生成灰阶图像。也提供一种成像单元和一种生成灰阶图像的方法。

    图像传感器单元和系统
    7.
    发明授权

    公开(公告)号:CN106067968B

    公开(公告)日:2020-10-30

    申请号:CN201610247794.0

    申请日:2016-04-20

    Abstract: 提供了一种图像传感器单元和系统。二维颜色信息和三维深度信息从二维像素阵列并行地获得。二维像素阵列布置在多个行的第一组中。所述阵列的第二组的行的像素可操作为产生二维颜色信息,阵列的第三组的行的像素可操作为产生三维深度信息。第一组的行包括第一行数,第二组的行包括等于或小于第一行数的第二行数,第三组的行包括等于或小于第二行数的第三行数。以交替的方式,从第二组的行中选择的行接收二维颜色信息,并且从第三组的行中选择的行来接收三维深度信息。

    用于计算的系统及方法
    9.
    发明授权

    公开(公告)号:CN110059820B

    公开(公告)日:2024-09-24

    申请号:CN201811548728.2

    申请日:2018-12-18

    Abstract: 本发明提供一种用于计算的系统及方法。在所述系统中,暂时存储器通过通信结构连接到多个可配置处理单元,所述通信结构包括多个可配置节点。暂时存储器发送出多个数据字串流。每一个数据字是用于对节点或处理单元的配置进行设定的配置字或者载送操作数或计算结果的数据字。每一个处理单元根据其当前配置执行操作并将结果返回到通信结构,从而将结果传达回暂时存储器。

    神经处理器
    10.
    发明公开

    公开(公告)号:CN112513885A

    公开(公告)日:2021-03-16

    申请号:CN201980036663.X

    申请日:2019-06-21

    Abstract: 一种神经处理器。在一些实施例中,处理器包括:第一区块、第二区块、存储器和总线。总线可连接到存储器、第一区块和第二区块。第一区块可包括:第一权重寄存器、第二权重寄存器、激活缓冲器、第一乘法器和第二乘法器。激活缓冲器可被配置为包括:第一队列,连接到第一乘法器;和第二队列,连接到第二乘法器。第一队列可包括第一寄存器和与第一寄存器邻近的第二寄存器,第一寄存器是第一队列的输出寄存器。第一区块可被配置为:在第一状态下,在第一乘法器中将第一权重与来自第一队列的输出寄存器的激活相乘;并且在第二状态下,在第一乘法器中将第一权重与来自第一队列的第二寄存器的激活相乘。

Patent Agency Ranking