公开(公告)号：CN116125247A

公开(公告)日：2023-05-16

申请号：CN202211389454.3

申请日：2022-11-08

Applicant: 三星电子株式会社

Inventor： 南基河 ,  任祥淳

IPC: G01R31/28 ,  G01R31/3185

Abstract: 公开了用于测试集成电路核心或该集成电路核心的外部电路的测试电路，以及集成电路。测试电路不仅可以在旁路模式中仅使用一个多路复用器将单元功能输入发送到单元功能输出，而且可以使用能够阻止时钟信号被发送到扫描触发器的时钟门控方案来保持捕获过程。

公开(公告)号：CN119178991A

公开(公告)日：2024-12-24

申请号：CN202410486949.0

申请日：2024-04-22

Applicant: 三星电子株式会社

Inventor： 任祥淳 ,  朴成哲

IPC: G01R31/3187 ,  G01R31/3185 ,  G01R31/319 ,  G11C29/12

Abstract: 提供了执行针对每个时钟域改进测试覆盖的扫描测试的逻辑内置自测试(BIST)电路、以及包括逻辑BIST电路的半导体器件。逻辑BIST电路包括：或门，被配置为：接收扫描使能信号和寄存器设置信号，并且生成经修改扫描使能信号；时钟门控电路，被配置为：当寄存器设置信号具有第一逻辑值时，输出使能时钟，而与功能使能信号无关；以及扫描链，被配置为：根据使能时钟来捕获与触发器连接的第一逻辑电路的输出。