一种半导体器件及其制备方法

    公开(公告)号:CN119517844B

    公开(公告)日:2025-05-06

    申请号:CN202510088780.8

    申请日:2025-01-21

    Abstract: 本申请公开了一种半导体器件及其制备方法,涉及半导体加工技术领域,本申请的半导体器件的制备方法,包括提供晶圆,晶圆包括有效区域和边缘区域;在晶圆上依次形成第一介质层和第一金属布线层,第一金属布线层与晶片连接;在第一金属布线层上依次形成第二介质层和脱落层形成待布线结构,在形成脱落层时加热以释放第一金属布线层与第一介质层之间的应力碎裂形成颗粒,边缘区域的脱落层包裹颗粒形成剥离杂质;清洗待布线结构以清除剥离杂质;在待布线结构的上表面依次形成第三介质层和第二金属布线层,第二金属布线与第一金属布线层连接。本申请提供的半导体器件制备方法,能够减少半导体器件边缘区域的脱落,提高产品的可靠性。

    一种隔离器件版图设计方法、装置、电子设备及存储介质

    公开(公告)号:CN119808687A

    公开(公告)日:2025-04-11

    申请号:CN202510293486.0

    申请日:2025-03-13

    Inventor: 肖磊 蒋德舟 徐飞

    Abstract: 本申请提供了一种隔离器件版图设计方法、装置、电子设备及存储介质,该方法包括:在前端设计阶段,响应于针对当前隔离器件的隔离环类型选取指令,从多个候选隔离环类型中选取当前隔离器件的目标隔离环类型;基于目标隔离环类型获取器件仿真网表,利用器件仿真网表进行电路仿真,以获取电路仿真结果;在电路仿真结果不满足设计规格要求时,重新选取目标隔离环类型,利用重新选取的目标隔离环类型返回执行基于目标隔离环类型获取器件仿真网表的步骤。通过采用上述隔离器件版图设计方法、装置、电子设备及存储介质,解决了隔离器件版图的设计周期长和设计效率低的问题。

    一种加工数据的处理方法

    公开(公告)号:CN119557326A

    公开(公告)日:2025-03-04

    申请号:CN202510113880.1

    申请日:2025-01-24

    Abstract: 本申请提供了一种加工数据的处理方法,其中,该方法包括:间隔预设更新周期在晶圆加工工艺所对应的多个数据源中抽取多个预设数据表,多个预设数据表用于描述基于晶圆加工工艺进行预先配置的加工数据;响应于针对目标查询数据的查询操作,在所述多个预设数据表中查询出与所述目标查询数据匹配的至少一个加工批次;在所述用户交互界面中显示出每个加工批次的加工状态表。

    半导体器件的制造方法以及半导体器件

    公开(公告)号:CN119447029A

    公开(公告)日:2025-02-14

    申请号:CN202411782367.3

    申请日:2024-12-05

    Abstract: 本申请实施例提供了一种半导体器件的制造方法以及半导体器件,该方法包括:提供衬底,在衬底上形成有基于大马士革工艺制备的含铜金属结构,其中,含铜金属结构已完成采用化学机械抛光工艺的研磨处理;使用第一等离子体对研磨处理后的含铜金属结构的表面进行还原处理;向还原处理后的含铜金属结构的表面通入第二等离子体,在含铜金属结构的表面上形成化合物层;向化合物层的表面通入第三等离子体,将化合物层转化为混合化合物层;在混合化合物层上依次沉积形成钝化层以及氧化物隔离层。实现了有效提高铜金属层的抗电迁移能力。

    一种器件结构的制作和有效刻蚀方法及装置

    公开(公告)号:CN119340247A

    公开(公告)日:2025-01-21

    申请号:CN202411772297.3

    申请日:2024-12-04

    Abstract: 本申请提供了一种器件结构的制作和有效刻蚀方法及装置,涉及半导体制造工艺技术领域,包括:分别确定氢氟酸试剂对氧化硅层及氧化隔离结构的第一刻蚀速率以及其对氮氧化硅层的第二刻蚀速率、磷酸试剂对氮氧化硅层的第三刻蚀速率、对氮化硅层的第四刻蚀速率以及其对氧化硅层及氧化隔离结构的第五刻蚀速率;根据氧化隔离结构的目标损失量,计算需使用氢氟酸试剂刻蚀的部分氮氧化硅厚度及需使用磷酸试剂刻蚀的剩余氮氧化硅层厚度,得到满足氧化隔离结构需求厚度的磷酸总刻蚀时间和氢氟酸总刻蚀时间;使用磷酸试剂和氢氟酸试剂,按照相应的刻蚀时间完成对晶圆的刻蚀。本申请,能够在满足氧化隔离结构的厚度需求下,实现对晶圆的有效刻蚀。

    半导体结构及其制备方法

    公开(公告)号:CN118800749B

    公开(公告)日:2024-12-17

    申请号:CN202411269357.X

    申请日:2024-09-11

    Inventor: 王胜林 崔敏

    Abstract: 本申请涉及一种半导体结构及其制备方法。该半导体结构的制备方法包括:提供衬底;于衬底内形成沟槽;衬底的上表面及沟槽的底面均为第一晶面,沟槽的侧壁为第二晶面;获取不同生长温度条件下第一晶面与第二晶面氧化层的生长比值;基于第二晶面所需形成氧化层的第一目标厚度、生长温度及该生长温度下的生长比值得到第一晶面需要形成氧化层的第二目标厚度;于衬底的上表面、沟槽的底面及沟槽的底部形成氧化层,直至第一晶面的氧化层的厚度达到第二目标厚度。本申请解决了无法根据Si(100)晶面的氧化层厚度精确判断Si(110)氧化层厚度是否达到目标厚度,导致沟槽氧化层的开发周期长和制作成本高的问题,具有提高半导体结构的电性和可靠性的优点。

    一种芯片内部结构的失效位置确定方法

    公开(公告)号:CN117007622B

    公开(公告)日:2024-11-19

    申请号:CN202311280156.5

    申请日:2023-10-07

    Abstract: 本申请提供了一种芯片内部结构的失效位置确定方法,通过将一个芯片上沿着第一预设方向排列的多个待检测结构一起挖取下来,得到晶圆区块,对晶圆区块的各个待减薄子区进行第一次减薄,每个待减薄子区包含一个待检测结构,并且第一次减薄没有贯穿晶圆区块的高度,以在第一次减薄之后,生成待检测结构对应的待减薄结构、支撑结构以及位于相邻的待检测结构之间的间隔结构,在对每个待减薄子区进行第一次减薄之后对每个待减薄结构进行第二次减薄,得到各待检测结构对应的检测样品,在晶圆区块上保留按照第一预设方向排列的各个检测样品,解决了检测效率较低的技术问题,达到提高检测效率的技术效果。

    一种光刻机对准方法
    9.
    发明公开

    公开(公告)号:CN118838133A

    公开(公告)日:2024-10-25

    申请号:CN202411325311.5

    申请日:2024-09-23

    Abstract: 本申请公开了一种光刻机对准方法,涉及半导体制造技术领域。该方法包括:提供一包含对准标识和辅助标识的晶圆,对准标识和辅助标识设置在晶圆的切割道内,多个辅助标识均匀分布在对准标识的两侧或四周;其中,对准标识为包含点状图形单元的粗对准标识时,辅助标识不包含点状图形单元;对准标识为包含横向直条状图形单元和纵向直条状图形单元的细对准标识时,辅助标识不包含点状图形单元、横向直条状图形单元和纵向直条状图形单元;将晶圆转移至光刻机上,通过对准标识将晶圆和掩膜进行对准。通过上述技术手段,可在对准标识周围的空白区域均匀设置多个辅助标识,以确保对准系统可以准确识别对准标识的同时,平衡晶圆中切割道与芯片的研磨速率。

    垂直扩散金属氧化物半导体器件及其制备方法

    公开(公告)号:CN118800804A

    公开(公告)日:2024-10-18

    申请号:CN202411266418.7

    申请日:2024-09-11

    Abstract: 本申请实施例涉及一种垂直扩散金属氧化物半导体器件及其制备方法。垂直扩散金属氧化物半导体器件包括:半导体材料层;埋层和漂移区,位于半导体材料层中,且漂移区位于埋层上;场板沟槽,位于半导体材料层中,且沿半导体材料层的厚度方向,场板沟槽在半导体材料层中的延伸深度小于埋层的底部在半导体材料层中的深度;场板结构,位于场板沟槽中;阱区,阱区位于场板结构的一侧;源极区和漏极区,源极区位于阱区中,漏极区位于场板结构的另一侧;场板结构的一侧和另一侧为沿第一方向相对的两侧,第一方向为平行于源极区至漏极区的方向。垂直扩散金属氧化物半导体器件具备高耐压、低导通电阻和可集成的特性。

Patent Agency Ranking