-
-
公开(公告)号：CN102651235B
公开(公告)日：2018-05-04
申请号：CN201110141927.3
申请日：2011-05-30
Applicant: 海力士半导体有限公司
IPC: G11C16/10
CPC classification number: G11C16/3454 , G11C11/5628 , G11C16/0483 , G11C16/10
Abstract: 本发明公开了一种非易失性存储装置，包括：页区域，包括多个正常单元和多个辅助单元；检测单元，被配置为当页区域的编程目标单元中有至少一个单元被编程了高于参考电压的电压时输出合格信号；计数储存单元，被配置为在页区域的第一编程操作期间将计数储存在多个辅助单元中，其中所述计数表示直到从检测单元输出通过信号为止施加给至少一个单元的编程脉冲的总数；以及电压设置单元，被配置为基于储存在多个辅助单元中的计数来为页区域的第二编程操作设置编程起始电压。
-
公开(公告)号：CN102682856B
公开(公告)日：2018-01-30
申请号：CN201110434860.2
申请日：2011-12-22
Applicant: 海力士半导体有限公司
Inventor： 李康悦
IPC: G11C29/56
CPC classification number: G11C29/40 , G11C29/28 , G11C2029/2602
Abstract: 本发明提供一种存储器件，包括：第一存储体、第二存储体、多个接口焊盘和数据输出单元，数据输出单元被配置成经由所述多个接口焊盘之中的至少一个接口焊盘输出第一存储体的压缩数据，且随后经由所述一个接口焊盘输出第二存储体的压缩数据。
-
公开(公告)号：CN102569248B
公开(公告)日：2017-07-25
申请号：CN201110044421.0
申请日：2011-02-24
Applicant: 海力士半导体有限公司
IPC: H01L23/52 , H01L21/768
CPC classification number: H01L21/76879 , H01L21/28008 , H01L21/76816 , H01L27/10855 , H01L27/10876 , H01L27/10894
Abstract: 本发明涉及一种半导体器件，包括：掩埋栅，所述掩埋栅形成在衬底之上；存储节点接触插塞，所述存储节点接触插塞形成在衬底之上并包括柱图案和布置在柱图案之上的线图案；以及位线结构，所述位线结构形成在衬底之上并使存储节点接触插塞中相邻的存储节点接触插塞彼此隔离。
-
公开(公告)号：CN103050148B
公开(公告)日：2017-06-09
申请号：CN201210061018.3
申请日：2012-03-09
Applicant: 海力士半导体有限公司
Inventor： 卢光明
CPC classification number: G11C13/0026 , G11C7/12 , G11C8/08 , G11C13/004 , G11C2013/0054 , G11C2213/82
Abstract: 本发明提供一种阻变存储装置、布局结构及其感测电路。所述阻变存储装置包括多个存储区，每个存储区包括耦接至多个字线的主存储器单元阵列、以及耦接至多个参考字线的参考存储器单元阵列。所述存储区中每个都与相邻的存储区共享位线驱动器/吸收器。
-
Patent Agency Ranking
公开(公告)号：CN103137206B
公开(公告)日：2017-05-17
申请号：CN201210085645.0
申请日：2012-03-28
Applicant: 海力士半导体有限公司
Inventor： 刘正宅
Abstract: 本发明提供一种反熔丝控制电路，包括第一电源电压施加单元、第二电源电压施加单元、以及控制单元。第一电源电压施加单元被配置为响应于加电信号而选择性施加第一电源电压至输出节点。第二电源电压施加单元被配置为响应于编程信号而选择性施加第二电源电压至所述输出节点。控制单元被配置为当所述编程信号被去激活时响应于所述加电信号而控制输出节点与反熔丝之间的连接。
-
公开(公告)号：CN103093833B
公开(公告)日：2017-05-03
申请号：CN201210187657.4
申请日：2012-06-08
Applicant: 海力士半导体有限公司
Inventor： 李政勋
IPC: G11C29/50
CPC classification number: G11C29/021 , G11C11/40 , G11C29/028 , G11C29/1201 , G11C29/40 , G11C29/48
Abstract: 一种半导体器件包括：数据储存单元，所述数据储存单元被配置成接收输入数据，以逻辑电平之间的电压电平差输出所述输入数据，且输出逻辑电平与输入数据有所差别的比较数据；测试操作单元，所述测试操作单元被配置成在由测试进入命令和测试退出命令所限定的测试操作时段期间响应于电压电平是响应于电平测试码决定的数据参考电压而周期性地判定测试数据的逻辑电平，且通过比较所述比较数据的逻辑电平与所述测试数据的逻辑电平而产生测试结果信号；以及测试操作感测信号发生单元，所述测试操作感测信号发生单元被配置成产生测试操作感测信号，所述测试操作感测信号响应于所述测试进入命令被激活而响应于测试结果信号被去激活。
-
公开(公告)号：CN103065689B
公开(公告)日：2017-04-12
申请号：CN201210073977.7
申请日：2012-03-20
Applicant: 海力士半导体有限公司
Inventor： 都昌镐
IPC: G11C29/36
CPC classification number: G11C29/1201 , G11C29/40 , G11C29/44 , G11C29/48 , G11C2029/5002
Abstract: 本发明公开了一种集成电路芯片和半导体存储器件。所述集成电路芯片包括：内部电路，所述内部电路被配置成产生输出数据；反相判定单元，所述反相判定单元被配置成根据与所述集成电路芯片的状态有关的状态信息将反相信号激活/去激活；以及信号输出电路，所述信号输出电路被配置成响应于所述反相信号而将所述输出数据反相或不将所述输出数据反相，并输出反相的或未反相的输出数据。
-
公开(公告)号：CN103000225B
公开(公告)日：2017-03-01
申请号：CN201210137572.5
申请日：2012-05-07
Applicant: 海力士半导体有限公司
IPC: G11C16/26
CPC classification number: G11C5/147 , G11C13/0004 , G11C13/004 , G11C2013/0054
Abstract: 一种非易失性存储器件包括：存储器单元，所述存储器单元包括电阻可变器件和用于控制流经所述电阻可变器件的电流的开关单元；读取参考电压发生器，所述读取参考电压发生器被配置成根据在所述开关单元中发生的歪斜而产生参考电压；以及感测放大器，所述感测放大器被配置成基于所述参考电压来感测对应于流经所述电阻可变器件的电流的电压。
-
公开(公告)号：CN103093805B
公开(公告)日：2016-12-14
申请号：CN201210075524.8
申请日：2012-03-21
Applicant: 海力士半导体有限公司
Inventor： 秋新镐
IPC: G11C8/04
CPC classification number: G11C8/18 , G11C29/1201 , G11C29/12015 , G11C29/18
Abstract: 本发明提供了地址译码方法及使用该方法的半导体存储器件。所述半导体存储器件，包括：选通时钟发生器，所述选通时钟发生器被配置为响应于读取信号或写入信号而产生选通时钟信号，所述选通时钟信号具有根据被选择性使能的多个测试模式信号而受控的延迟时间；内部地址发生器，所述内部地址发生器被配置为响应于所述选通时钟信号的第一电平来锁存地址，并通过响应于所述选通时钟信号的第二电平将所述地址译码米产生内部地址；以及输出使能信号发生器，所述输出使能信号发生器被配置为将所述内部地址译码并产生被选择性使能的输出使能信号。
-
-
-
-
-
-
-
-
-
Search Results
3219
records
(took 0.096 seconds)
